产业链

以籽晶为结构模板，把高纯多晶硅转化为具有连续晶格取向、受控掺杂和可加工直径的硅锭。

由半导体单晶锭经定向、切片、边缘整形、损伤去除、抛光、清洗和检验得到的圆片衬底。

把空间光强分布转化为显影溶解速率差，并在晶圆上形成可承受后续刻蚀或注入的三维聚合物图形。

把特定杂质置入半导体并使其电活化，以可控改变费米能级、平衡载流子浓度和空间电荷。

整个倒空间中最低导带态与最高价带态之间的最小能量差。

让掩模产生的衍射级次经过有限数值孔径的投影系统，在晶圆光刻胶中形成可被材料阈值读取的空间光强分布。

把气态前驱物输送到晶圆表面，经吸附与化学反应生成固态薄膜并排出副产物的成膜方法。

通过蒸发或离子轰击从固体源释放材料，使其跨越低压空间并在晶圆上凝聚成膜的物理传输方法。

把互不直接混合的前驱物按脉冲—吹扫顺序送入腔室，利用表面自限制半反应逐周期累积薄膜。

在掩模约束下，用液相反应或等离子体中的自由基—离子协同，选择性地移走目标材料并把平面图形转成三维结构。

把经过质量选择和加速的离子按规定剂量、能量与角度送入晶圆，并由后续退火形成可工作的掺杂剖面。

让浆料化学先改变表面可去除性，再由抛光垫、磨粒、压力和相对运动选择性移除高处材料，获得可继续叠层的平面。

按测试程序向待测器件施加精确定时的激励并测量响应，完成判定、分档、追踪与量产数据回传的自动化测试系统。

按时钟周期描述寄存状态如何更新、组合逻辑如何计算的数据通路与控制抽象。

把经过展开的可综合RTL，在工艺库和设计约束下优化并映射为门级网表。

在时序图上穷举受约束路径的最早与最晚到达时间，检查建立、保持及接口时序。

把门级网表、宏单元和约束转换为合法放置、可布互连及可签核版图的物理实现流程。

用目标工艺的规则集检查版图几何、层间关系和局部制造约束是否落在允许窗口内。

从版图识别器件与网络，并与参考原理图或设计网表比较拓扑、端口、器件类型和关键参数。

拥有芯片产品定义与设计，把晶圆制造主要委托给Foundry，并协调封测、质量与供应链交付的半导体经营模式。

在同一企业体系内整合产品定义、芯片设计、晶圆制造，并通常延伸到封装测试、销售和质量闭环的半导体经营模式。

把产品意图转化为带条件、单位、优先级和验收方法的可验证工程契约。

在规格约束下划分计算、存储、互连、控制与专用模块，并定义它们如何协同满足系统目标。

按时钟周期描述寄存状态如何更新、组合逻辑如何计算的数据通路与控制抽象。

把冻结并签核的版图数据库及配套交付清单移交代工厂，进入掩模数据准备和晶圆制造。

以工艺平台、晶圆厂、设备、制造控制和产能为核心，依据客户设计生产晶圆并交付制造与良率数据的专业服务模式。

在同一企业体系内整合产品定义、芯片设计、晶圆制造，并通常延伸到封装测试、销售和质量闭环的半导体经营模式。

由半导体单晶锭经定向、切片、边缘整形、损伤去除、抛光、清洗和检验得到的圆片衬底。

通过过滤、循环气流、压差、微环境、材料与人员纪律控制空气悬浮粒子及关键环境变量的制造空间。

以器件形成、接触过渡和多层互连为主线组织晶圆制造的FEOL、MOL与BEOL分段坐标。

由接触、通孔和多层导线把晶体管端口连接成电路，同时承担信号、电源、时钟与片上全局通信。

以受托制造服务方式承接半导体装配、封装与量产测试，并把裸片转化为可追踪、可连接、可验证产品的专业产业角色。

在晶圆切割前用探针卡逐颗接触芯片焊盘，执行规定测试并生成可追踪良品图。

沿划片道把完成测试和背面准备的晶圆分离成裸片，同时控制崩边、裂纹、分层、污染与尺寸误差。

用金属细线和受控的压力、超声及热能，在裸片焊盘与引线框或基板之间形成两端冶金连接。

把芯片有源面翻向承载体，以焊料或铜柱凸点阵列同时完成机械接合和电气互连的方法。

通过高密度横向或垂直互连，把多个裸片、晶圆、无源器件和不同工艺平台集成为一个系统级封装的技术集合。

产品在规定任务时间和使用条件下持续完成规定功能的概率能力，以及围绕失效机制建立的设计、试验、统计与改进闭环。

按照指令集架构取指、译码、执行并更新体系结构状态，同时通过存储与I/O系统完成通用程序计算和控制的可编程处理单元。

以大量并行执行资源和高吞吐存储系统同时处理许多相似工作项，并通过图形或通用计算编程模型接受任务的吞吐型处理器。

以访问晶体管和存储电容保存一位电荷状态、通过位线微小电压差感知并周期刷新，因此用读写时序与刷新代价换取高位密度的易失性随机存储器。

把CPU核、片上程序存储与SRAM、中断/DMA、定时器、通信接口、GPIO及常见模拟外设集成到一颗芯片，用于感知事件并在约束时间内执行控制。