跳到正文
半导体开放世界

布局布线

Place and Route（P&R）也称 APR

把门级网表、宏单元和约束转换为合法放置、可布互连及可签核版图的物理实现流程。

基础主路径「从硅到芯片」第 17 站出处 2 本教材
报告问题

速览

约 1 分钟

布局决定单元和宏的位置，布线决定它们使用哪些金属层与通道连接；两者必须同时满足时序、拥塞、供电和制造规则。

系统理解

约 2 分钟

P&R从平面规划、电源规划和宏单元布局开始，经过全局放置、合法化、CTS、详细放置、全局/详细布线与优化，再提取实际寄生参数反馈STA。过高利用率、针脚密集、宏通道狭窄和长跨区网络会造成拥塞、绕线与时序恶化；电压降、串扰、天线效应和设计规则也需在物理上下文中处理。输出还需经过DRC、LVS和多角签核，不能把“完成布线”当成可流片。

承接综合网表，内部包含CTS，并向STA、DRC、LVS和流片签核反馈。

公式提示

核心区利用率U=Aplaced/Aplaceable；提高U会缩小空白，但会减少缓冲、绕线和后期修复空间，不能脱离宏单元、针脚与布线层解释。

关键参数

关键参数
参数单位含义
核心区利用率%已放置标准单元面积与可放置面积之比
拥塞溢出—局部布线需求超过可用轨道容量的程度
线长m物理网络的估算或实际几何长度
设计规则违例—间距、宽度、包围等几何规则未满足的数量

常见误区

  • 认为放置只优化面积、布线只负责把网络接通
  • 把高利用率直接等同于更小、更优的芯片
  • 认为综合阶段的时序结果能代表布线后的真实时序
  • 认为工具完成详细布线就代表已经通过制造与电气签核

工程深入

12 条结论

从网表到硅上几何

定义

布局布线为逻辑网络赋予物理坐标与金属路径

P&R把门级实例、宏单元、端口和网络放入芯片边界，并以工艺允许的金属层、线宽、间距和过孔形成可制造连接。12

成立条件 输入网表和物理库必须对应同一工艺；宏单元形状、阻挡区和针脚位置需真实建模

机制

平面规划先确定宏观资源边界

平面规划确定核心区尺寸、长宽比、宏单元、IO、通道与区域约束，为后续标准单元放置、时钟、电源和信号布线预留空间。12

成立条件 宏针脚密度会影响朝向与通道宽度；跨区高带宽接口宜在早期缩短物理距离

机制

供电网络必须在信号布线前占用真实资源

电源环、条带、网格和局部连接为单元提供电流回路，同时占用金属层和过孔资源；忽略它们会高估可布性并低估电压降风险。12

成立条件 网络规模依据电流、允许压降和电迁移规则；宏单元和多电压域需独立规划连接与隔离

放置、合法化与容量

机制

全局放置优化连续位置，合法化恢复可制造位置

全局放置可暂时允许重叠以优化线长、时序和密度，合法化再把单元移动到合法行与站点，详细放置继续修正局部时序和拥塞。12

成立条件 移动不得违反固定宏和区域约束；合法化后的变化需重新评估线长与时序

公式

利用率衡量单元面积对可放置区域的占用

核心区利用率提高可缩小空白面积，却会减少缓冲插入、单元移动和布线绕行空间；因此它是容量约束而非单独的优化目标。12

U = Aplaced / Aplaceable

U
核心区利用率
Aplaced
已放置标准单元面积，单位 m²
Aplaceable
扣除阻挡后的可放置面积，单位 m²

成立条件 可放置面积应扣除宏单元、阻挡区和保留空间；相同利用率在不同针脚密度下可布性不同

布线、寄生与信号完整性

机制

全局布线分配通道，详细布线生成合法几何

全局布线把网络分配到区域和金属层并估算容量，详细布线确定每段导线与过孔的精确轨道，解决间距、宽度和连通规则。12

成立条件 全局可布不保证详细布线无违例；层方向、过孔代价和特殊网络规则需预先定义

机制

分层金属和过孔共同决定连接代价

不同金属层具有不同线宽、间距、方向和RC特性；换层需要过孔并增加电阻、面积和可靠性约束，因此最短几何路径不一定是最佳电气路径。12

成立条件 工艺栈决定可用层与规则；高电流、时钟和长网络常采用专用宽线或高层金属

机制

寄生提取把几何转换为时序与功耗模型

布线完成后，导线长度、宽度、邻近结构和过孔被转换为电阻与电容网络，再反馈STA、串扰和功耗分析。12

成立条件 提取规则必须对应目标工艺和分析角；耦合电容是否简化需与精度目标一致

边界

拥塞会同时增加绕线、延迟和修复成本

局部布线需求超过轨道容量时，网络需绕行、换层或增加过孔，可能形成更长RC路径并挤占后续工程变更空间。12

成立条件 拥塞来源可包括宏通道、针脚密集和局部高利用率；仅降低总线长不保证消除局部溢出

边界

邻近网络通过耦合电容相互影响

相邻长导线的切换方向会改变受害网络的有效延迟并可能产生噪声脉冲；增距、屏蔽、换层、缓冲或重排可降低串扰风险。12

成立条件 影响取决于同时切换窗口与驱动强度；静态不翻转邻线与反向翻转邻线的延迟效应不同

物理收敛与签核出口

机制

物理实现通过反馈循环而非单次运行收敛

放置、CTS、布线、寄生提取和STA反复交换结果；修复可移动单元、改变尺寸、插入缓冲、重构局部逻辑或调整走线。12

成立条件 每次工程变更需复查功能等价和相关分析角；修复时序不能忽略功耗、拥塞和设计规则副作用

关联

完成布线后仍需电气与制造签核

P&R输出的版图需继续通过STA、设计规则、版图网表一致性及电源完整性检查，才能作为流片数据的候选。12

成立条件 不同检查解决不同失效模式；豁免项需记录规则、位置和批准依据

静态时序分析 用于：提取后的数据与时钟寄生进入STA。
DRC 后续：版图几何进入设计规则检查。
LVS 后续：提取网表与设计网表进行一致性检查。

出处

2 本教材 · 2 处引用
  1. 1
  2. 2

    数字集成电路：电路、系统与设计（第2版）

    Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić

    查看这个来源 →