从硅到芯片

先建立『为什么硅能被控制导电』：晶体与能带 → 掺杂 → PN 结、耗尽区与二极管 → MOS 电容与阈值 → MOSFET → NMOS/PMOS → CMOS 反相器。学完本章，你应能解释势垒、整流和场效应开关从何而来。

1. 1晶体结构入门用周期晶格与原子基元描述半导体原子在三维空间中的排列、取向和局部成键。
2. 2能带基础晶格周期势中电子允许能量 E 随波矢 k 形成的分支集合。
3. 3掺杂基础把特定杂质置入半导体并使其电活化，以可控改变费米能级、平衡载流子浓度和空间电荷。
4. 4PN 结基础PN 结是同一半导体中 p 型与 n 型区域形成的空间掺杂过渡，其内建场把浓度梯度转化为可受外部偏压调制的势垒。
5. 5耗尽层基础耗尽区是 PN 结附近自由多数载流子显著减少、固定离化杂质形成净空间电荷并支撑结电场的区域。
6. 6二极管入门PN 二极管是把半导体结、欧姆接触和受控电流路径封装为两端非线性器件，其整流来自偏压对势垒与少数载流子注入的非对称调制。
7. 7MOS 电容基础MOS 电容是栅极—绝缘层—半导体叠层形成的场效应端口，栅压通过氧化层电场连续重排半导体表面的电势与载流子。
8. 8阈值电压基础阈值电压是 MOS 表面达到规定强反型条件时的栅电压判据，它汇总平带偏移、表面势和最大耗尽电荷三部分电压预算。
9. 9MOSFET基础用栅压控制沟道导电的场效应晶体管。
10. 10NMOS 与 PMOS基础以电子或空穴形成反型沟道、在极性和体区连接上互补的两类四端MOSFET。
11. 11CMOS 反相器基础用PMOS上拉与NMOS下拉把输入电平反相，并建立数字电路摆幅、噪声、延迟和功耗的最小完整模型。

有了可开关的器件，还要把系统意图变成可流片版图：规格 → 架构 → 数字逻辑 → RTL → 综合 → 布局布线 → Tape-out。

1. 12芯片规格入门把产品意图转化为带条件、单位、优先级和验收方法的可验证工程契约。
2. 13芯片架构基础在规格约束下划分计算、存储、互连、控制与专用模块，并定义它们如何协同满足系统目标。
3. 14数字逻辑基础用离散逻辑值、组合函数和受时钟约束的状态元件表达计算、控制与记忆。
4. 15RTL基础按时钟周期描述寄存状态如何更新、组合逻辑如何计算的数据通路与控制抽象。
5. 16逻辑综合基础把经过展开的可综合RTL，在工艺库和设计约束下优化并映射为门级网表。
6. 17布局布线基础把门级网表、宏单元和约束转换为合法放置、可布互连及可签核版图的物理实现流程。
7. 18Tape-out基础把冻结并签核的版图数据库及配套交付清单移交代工厂，进入掩模数据准备和晶圆制造。

设计交付后进入晶圆厂：在晶圆上反复涂胶、曝光、刻蚀、注入与互连，把版图变成真实电路。本章按简化主线走通前道到后端互连。

1. 19晶圆入门由半导体单晶锭经定向、切片、边缘整形、损伤去除、抛光、清洗和检验得到的圆片衬底。
2. 20光刻胶基础把空间光强分布转化为显影溶解速率差，并在晶圆上形成可承受后续刻蚀或注入的三维聚合物图形。
3. 21曝光基础让掩模产生的衍射级次经过有限数值孔径的投影系统，在晶圆光刻胶中形成可被材料阈值读取的空间光强分布。
4. 22刻蚀基础在掩模约束下，用液相反应或等离子体中的自由基—离子协同，选择性地移走目标材料并把平面图形转成三维结构。
5. 23离子注入基础把经过质量选择和加速的离子按规定剂量、能量与角度送入晶圆，并由后续退火形成可工作的掺杂剖面。
6. 24金属互连基础由接触、通孔和多层导线把晶体管端口连接成电路，同时承担信号、电源、时钟与片上全局通信。

先理解 Fabless/Foundry 分工，再看筛选、封装与可靠性；最后以 CPU 作为产品锚点，回看整条链条。

1. 25无晶圆厂芯片公司基础拥有芯片产品定义与设计，把晶圆制造主要委托给Foundry，并协调封测、质量与供应链交付的半导体经营模式。
2. 26晶圆代工厂基础以工艺平台、晶圆厂、设备、制造控制和产能为核心，依据客户设计生产晶圆并交付制造与良率数据的专业服务模式。
3. 27晶圆测试基础在晶圆切割前用探针卡逐颗接触芯片焊盘，执行规定测试并生成可追踪良品图。
4. 28先进封装进阶通过高密度横向或垂直互连，把多个裸片、晶圆、无源器件和不同工艺平台集成为一个系统级封装的技术集合。
5. 29可靠性基础产品在规定任务时间和使用条件下持续完成规定功能的概率能力，以及围绕失效机制建立的设计、试验、统计与改进闭环。
6. 30CPU基础按照指令集架构取指、译码、执行并更新体系结构状态，同时通过存储与I/O系统完成通用程序计算和控制的可编程处理单元。