一颗芯片如何被设计

把规格拆成架构与逻辑，再用 RTL 描述并完成功能验证。

1. 1芯片规格入门把产品意图转化为带条件、单位、优先级和验收方法的可验证工程契约。
2. 2芯片架构基础在规格约束下划分计算、存储、互连、控制与专用模块，并定义它们如何协同满足系统目标。
3. 3数字逻辑基础用离散逻辑值、组合函数和受时钟约束的状态元件表达计算、控制与记忆。
4. 4RTL基础按时钟周期描述寄存状态如何更新、组合逻辑如何计算的数据通路与控制抽象。
5. 5功能验证基础以可追踪规格为判据，系统寻找设计实现与预期行为之间不一致的活动。

若希望理解模拟与混合信号设计，可从MOSFET小信号参数进入电流镜、共源级和差分对，再沿频率、反馈、运放与噪声建立带隙参考和周期时钟；之后进入采样保持、开关电容、比较器与数据转换，用PLL建立时钟/本振，并继续进入LNA、混频与RF功率输出。

1. 6MOSFET基础用栅压控制沟道导电的场效应晶体管。
2. 7电流镜基础用参考支路把电流转换为栅源电压，再由匹配的输出器件把该偏置转换回电流；尺寸比决定理想比例，输出余度、沟道长度调制和失配决定实际误差。
3. 8共源放大器基础把输入栅压的微小变化经跨导转换为漏电流，再由漏端负载转换为反相输出电压；增益来自gm与输出电阻的乘积，代价是偏置、摆幅、带宽与线性的相互制约。
4. 9差分对进阶两只匹配晶体管共享尾电流，把输入差值转换为两支路相反变化的电流；对共模信号的抑制来自对称与高阻尾源，而不是“差分”名称本身。
5. 10频率响应进阶用传递函数随频率变化的幅值和相位描述电路动态，把器件电容、节点电阻与反馈路径归结为极点、零点、带宽、延迟和稳定性边界。
6. 11负反馈进阶把输出的一部分与输入作相减形成误差，并用前向增益纠正输出；环路增益决定闭环精度和灵敏度，频率相关相位决定它会稳定还是振荡。
7. 12运算放大器进阶以差分输入检测误差、用高开环增益驱动输出，并在负反馈下实现受控传递；真正可用性由增益、频率稳定性、输入输出范围、噪声、失调、压摆和负载共同决定。
8. 13电路噪声进阶噪声是器件与电路中无法逐次预测的随机波动，必须用统计量、功率谱密度和传递函数描述，再在规定带宽内积分为可与信号、失调和量化误差比较的均方根值。
9. 14带隙基准专深带隙基准把双极结VBE的负温度系数与两结VBE差的正温度系数按比例相加，生成对一阶温度变化较不敏感的电压或电流参考。
10. 15振荡器专深振荡器从直流电源持续补偿谐振或延迟网络的损耗，在没有周期输入的条件下建立周期信号；起振、振幅、频率与谱纯度由线性环路和非线性共同决定。
11. 16采样保持进阶采样保持电路在获取期让电容跟踪输入，在保持期隔离输入并保存某一时刻的电荷；建立、热噪声、开关非线性、注入、馈通、漏电与孔径不确定性共同决定保存值是否可信。
12. 17开关电容电路专深开关电容电路按非重叠时钟相位在电容之间搬运电荷，用电容比和每周期电荷守恒实现增益、积分、滤波与共模控制。
13. 18比较器进阶比较器判断两个模拟输入的大小并输出离散状态；速度、输入失调、噪声、迟滞、回踢和亚稳态共同决定微小差值能否在规定时间内被可靠判决。
14. 19数模转换器进阶DAC按数字码选择参考的加权份额并生成模拟电压或电流；理想码阶由位数给出，真实输出由架构、匹配、开关时序、参考、负载、建立和动态毛刺共同决定。
15. 20模数转换器进阶ADC在规定采样时刻把连续幅值映射为有限数字码；分辨率只给出理想码阶数量，真实精度还由采样、量化、噪声、失真、参考、时钟和架构共同决定。
16. 21锁相环专深PLL比较参考相位与分频反馈相位，经PFD、电荷泵和环路滤波调节VCO，使输出频率与相位按规定比例跟随参考。
17. 22低噪声放大器专深LNA位于接收链前端，用足够增益抬高微弱射频信号，同时尽量少地恶化信噪比，并在匹配、线性、稳定、带宽、功耗与大阻塞信号之间折中。
18. 23射频混频器专深混频器用本地振荡信号周期性调制或切换射频信号，把频谱搬移到和频、差频及其他混频产物位置，而不是把两个输入简单相加。
19. 24射频功率放大器专深RF PA把直流电源能量转换为天线或负载中的射频功率；输出功率、线性、效率、带宽、热、匹配与可靠性必须围绕调制波形共同收敛。

综合与物理实现把 RTL 变成版图，签核通过后才能 Tape-out。

1. 25逻辑综合基础把经过展开的可综合RTL，在工艺库和设计约束下优化并映射为门级网表。
2. 26静态时序分析进阶在时序图上穷举受约束路径的最早与最晚到达时间，检查建立、保持及接口时序。
3. 27布局布线基础把门级网表、宏单元和约束转换为合法放置、可布互连及可签核版图的物理实现流程。
4. 28时钟树综合进阶从时钟源到寄存器时钟端构建受控延迟、偏斜、转换时间和功耗的物理分布网络。
5. 29DRC进阶用目标工艺的规则集检查版图几何、层间关系和局部制造约束是否落在允许窗口内。
6. 30LVS进阶从版图识别器件与网络，并与参考原理图或设计网表比较拓扑、端口、器件类型和关键参数。
7. 31Tape-out基础把冻结并签核的版图数据库及配套交付清单移交代工厂，进入掩模数据准备和晶圆制造。