跳到正文
半导体开放世界

数模转换器

Digital-to-Analog Converter（DAC）也称 数-模转换器、D/A转换器、数模转换、digital-to-analog converter、DAC

DAC按数字码选择参考的加权份额并生成模拟电压或电流；理想码阶由位数给出，真实输出由架构、匹配、开关时序、参考、负载、建立和动态毛刺共同决定。

进阶出处 8 份资料
报告问题

速览

约 1 分钟

理想N位单极性DAC把参考分成2^N份，码D对应约D·VREF/2^N。电阻串天然单调但元件数随位数指数增长；二进制加权或R-2R梯形网络资源更省，却对比值和大码跃迁敏感；分段结构用温度码处理高位以降低毛刺和匹配压力。

系统理解

约 3 分钟

数模转换的本质是把数字码映射为参考量的可控加权和。输出可以是电压、电流或电荷，码制可以是直二进制、偏移二进制、二补码或温度码。对理想N位单极性DAC，码D的输出常写为D·VREF/2^N，因此全1码通常比参考低1 LSB；具体端点、增益和极性必须服从器件定义。

电阻串DAC从均匀串联电阻的抽头中选择一个输出，天然单调、切换毛刺较低，但需要约2^N个抽头和开关。二进制加权结构直接生成1/2、1/4等权重，高分辨率时元件跨度和匹配困难；R-2R梯形网络只使用两种标称电阻值。电流舵DAC把匹配电流单元切向不同输出，适合高速，但开关时序、输出顺从范围和动态匹配十分关键。

分段DAC把高位译为温度码、低位保留二进制，从而用更多单元换取较低的大码跃迁毛刺和较好的单调性。没有任何架构自动保证绝对精度：偏置和增益误差移动端点，DNL反映相邻码步偏差，INL反映整体传输曲线偏离。单调性要求码增大时输出不反向，通常与DNL边界有关，但不等同于低INL。

动态性能由开关不同时刻动作、寄生电荷、参考恢复和输出网络共同决定。大码转换可能产生毛刺脉冲，建立时间必须同时满足压摆阶段和最终误差带；输出负载、缓冲器、I/V转换、参考去耦和接地会改变实测结果。SAR ADC中的电容DAC还兼作采样网络，转换期间的电荷重分配与参考瞬态直接进入判决精度。

承接数字码、开关电容、参考、运放和匹配，向上连接SAR/ΣΔ ADC、音频与通信发射、波形生成和模拟控制。

公式提示

理想N位单极性直二进制DAC常写Vout=D·VREF/2^N，1 LSB=VREF/2^N，D∈[0,2^N−1]。双极码制、乘法DAC、反相电流输出和端点约定会改变符号或比例。

关键参数

关键参数
参数单位含义
分辨率、参考与1 LSBbit / V / A定义理想码阶尺度和输出范围
偏置、增益、DNL、INL与单调性LSB / %FS描述静态传输误差的不同侧面
毛刺冲量与建立时间V·s / s量化码跃迁瞬态及进入最终误差带的速度
输出顺从范围、阻抗与负载V / Ω / F决定输出级是否保持规定线性和稳定
参考噪声、开关时序与匹配—共同限制静态精度、频谱纯度和温度稳定性

常见误区

  • 认为N位DAC的全1码必然精确等于VREF
  • 认为单调DAC必然具有很小的INL和绝对误差
  • 认为R-2R只用两种阻值就不再需要精密比值匹配
  • 认为直流DNL/INL良好即可保证低毛刺和快速建立
  • 认为输出缓冲、参考源、负载和接地不属于DAC精度链

工程深入

16 条结论 · 1 道例题

数字码与理想传递

定义

DAC把数字码映射为参考量的加权份额

开关网络按输入码选择电阻、电流源或电容权重，把参考电压或电流组合成模拟输出；输出仍受码制、极性和端点定义约束。12

成立条件 数字接口与更新时刻必须明确；输出可以是电压、电流或电荷

公式

理想单极性直二进制输出按码值线性增长

对N位、码值D的常见单极性DAC，理想输出为D乘参考再除以2^N，1 LSB为参考的2^N分之一。12

Vout=D·VREF/2^N；1 LSB=VREF/2^N

D
无符号数字码
VREF
参考电压，单位 V
N
分辨率，单位 bit

成立条件 D取0到2^N−1；反相、电流输出、双极码制和端点约定会改变表达式

边界

全1码通常比参考低一个LSB

若最大码为2^N−1且采用D·VREF/2^N标度，最大理想输出为VREF−1 LSB；把VREF直接当作可达最大码输出会产生端点误解。34

成立条件 部分产品使用不同端点或增益定义；必须以数据手册码制为准

公式

位数与参考可计算理想LSB和中间码输出

理想计算提供量程与码阶基准，实际结果还需叠加参考、偏置、增益、线性、噪声和负载误差。12

Vout=D·VREF/2^N

D
输入码

成立条件 教学例使用单极性直二进制定义；不包含输出缓冲与静动态误差

例题：动手算一次教学假设，可复算

理想10位单极性DAC使用2.500 V参考，输入码D=512时，1 LSB和输出电压是多少？

已知

  1. N=10 bit
  2. VREF=2.500 V
  3. D=512
  4. Vout=D·VREF/2^N

步骤

  1. 1 LSB=2.500 V/1024≈2.441 mV，把参考分成1024个理想码阶
  2. Vout=512×2.500 V/1024=1.250 V，码512对应满量程的一半
结果 1 LSB约2.441 mV，理想输出1.250 V。

结果用于检查数字码、参考和理想输出标度是否一致。

不能外推到 真实输出还受参考误差、DAC增益/偏置、INL/DNL、缓冲器、负载、温度和建立时间影响。

架构与权重形成

机制

电阻串DAC从均匀抽头选择输出

串联等值电阻把参考分成有序电压抽头，译码器每次选择一个抽头；只要抽头顺序不反转，输出随码值保持单调。35

成立条件 电阻失配仍会造成DNL和INL；输出阻抗与开关电阻可能随码变化

边界

电阻串以指数元件数量换取单调与低毛刺

N位完整电阻串需要约2^N个分段和大量选择开关，高分辨率下面积、寄生、译码和负载快速增长。35

成立条件 工艺缩放可降低开关和译码面积但不消除元件数量；分段可缓解纯电阻串规模

机制

二进制加权结构直接产生2的幂次权重

电阻、电流源或电容按1/2、1/4、1/8等权重组合数字位，高位单元的绝对误差和主要进位切换会显著影响单调性与毛刺。12

成立条件 高分辨率时元件跨度和匹配困难；可作为更复杂分段结构的低位子DAC

机制

R-2R梯形网络只用两种标称电阻形成二进制权重

递归梯形网络使每一级看到相同等效结构，以R和2R比值产生位权，避免直接实现跨越2^(N−1)的电阻范围。25

成立条件 仍依赖R与2R比值和开关寄生匹配；输出模式与端接方式决定具体传递极性

机制

分段DAC用高位温度码降低主要进位风险

把高位译为等权单元并一次增减一个单元、低位保留二进制，可减少跨越中点等主要进位时大量权重同时反向切换。56

成立条件 需要更多单元、译码和布线；分段边界及单元失配仍可能产生误差

静态与动态误差

定义

DNL描述码步，INL描述整体传输曲线

DNL比较相邻实际输出步长与理想1 LSB，INL比较各码输出与选定理想直线；二者分别反映局部与累计非线性。12

成立条件 INL需注明端点线或最佳拟合线；偏置和增益通常先按约定去除

边界

单调性不等于高绝对精度

单调只要求码增加时输出不下降；具有较大偏置、增益或缓慢弯曲误差的DAC仍可能单调，因此不能用单调规格替代INL和总误差。34

成立条件 码步方向随输出极性定义；DNL大于−1 LSB常是单调的重要条件但仍需按架构核验

机制

不同时切换形成与码跃迁相关的毛刺

多个权重位在主要进位附近同时改变时，开关延迟、寄生电容与瞬态电荷不一致会让输出短暂偏离初值与终值，形成毛刺冲量。67

成立条件 毛刺取决于具体起止码和更新时序；静态DNL/INL不能预测全部动态毛刺

边界

建立时间必须绑定最终误差带和负载

码更新后输出可能经历毛刺、压摆和小信号稳定，只有进入并保持在规定误差带内才算完成建立；负载电容、输出阻抗和缓冲器会改变结果。78

成立条件 需注明起止码、误差带和负载；达到大致终值不等于达到N位精度

参考与系统接口

边界

参考端会承受码相关瞬态而非仅提供直流电压

内部开关和电容在更新时从参考端抽取脉冲电荷，参考源的输出阻抗、缓冲器稳定性和去耦网络会把恢复误差直接调制到输出码阶。18

成立条件 平均参考电流小不代表瞬态要求低；去耦电容还需满足参考缓冲器稳定条件

关联

电流输出DAC需要满足顺从范围和I/V接口

电流舵或乘法DAC的输出节点必须保持在允许顺从电压内，并由虚地运放、变压器或匹配负载转换为目标电压与单端接口。58

成立条件 接口拓扑取决于是否需要直流响应和带宽；运放带宽、噪声、失调与稳定性进入整机误差

运算放大器 用于：运放常完成电流到电压转换、缓冲和差分到单端接口。
关联

SAR内部电容DAC同时承担采样与试探电平生成

SAR ADC在采样后切换二进制加权电容到参考或公共端，利用电荷重分配产生逐位比较电平，因此采样、DAC匹配和参考建立属于同一闭环。12

成立条件 开关序列会改变共模、能耗和参考扰动

模数转换器 组成：SAR ADC以内部DAC把试探码转换成比较电平。
开关电容电路 前置：电容DAC建立在采样和电荷重分配之上。

出处

8 份资料 · 8 处引用
  1. 1
  2. 2
  3. 3

    MT-014: Basic DAC Architectures I - String DACs and Thermometer DACs

    Walt Kester · 2009

    查看这个来源 →
  4. 4

    Precision DACs: DC Specifications

    Texas Instruments Precision Labs · 2015

    查看这个来源 →
  5. 5
  6. 6

    MT-016: Basic DAC Architectures III - Segmented DACs

    Walt Kester · 2009

    查看这个来源 →
  7. 7

    Precision DACs: AC Specifications

    Texas Instruments Precision Labs · 2015

    查看这个来源 →
  8. 8