开关电容电路

Switched-Capacitor Circuit（SC）也称 SC电路、开关电容积分器、离散时间模拟电路、switched capacitor、switched-capacitor integrator

开关电容电路按非重叠时钟相位在电容之间搬运电荷，用电容比和每周期电荷守恒实现增益、积分、滤波与共模控制。

专深出处 2 本教材

报告问题

速览

约 1 分钟

开关电容的核心不是“用电容替代所有电阻”，而是每个时钟周期搬运一份ΔQ=CΔV。周期平均后，交替连接两节点的电容表现为Req=1/(Cfs)；在运放虚地附近，电荷守恒又能把电压增益主要写成电容比。

系统理解

约 3 分钟

开关电容电路是离散时间模拟系统。开关在至少两个非重叠相位之间改变拓扑：一个相位采样输入并在电容上建立电荷，另一个相位把电荷转移到反馈或积分电容。理想电容本身不耗散能量，但周期性切换产生平均电流，因此在低于时钟相关尺度的模型中可等效为电阻。

等效电阻Req=1/(Cfs)来自每周期传输电荷C(VA−VB)与平均电流I=fsΔQ，不表示瞬时波形与真实电阻相同。若电路包含运放，虚地只在负反馈、有限误差和建立完成后近似成立；采样与放大相位的电荷守恒可生成由C1/C2决定的同相、反相或积分传递。

精度不能只看电容比。有限运放直流增益使虚地偏离，有限增益带宽和压摆率使每相建立不充分，开关导通电阻和寄生电容改变采样时间常数，电荷注入、时钟馈通与时钟相位重叠引入失调或信号相关误差。底板采样、差分结构和相位顺序可抑制部分误差，但不能消除kT/C噪声、器件失配、漏电和参考扰动。

开关电容积分器把每周期输入电荷累积到反馈电容上，因此其状态按采样时钟更新；连续时间频率不能未经映射直接代入。时钟频率、电容值和电容比共同设定等效时间常数与离散极点。全差分实现还需共模反馈，在相位切换和共模检测网络加载下同时稳定差模与共模环路。

承接采样保持、运算放大器、负反馈和噪声，向上连接离散时间滤波器、积分器、ADC内部电容DAC与全差分共模反馈。

公式提示

交替连接VA、VB的电容C每周期转移ΔQ=C(VA−VB)，平均电流I=fsΔQ，因此Req=1/(Cfs)。理想反相SC积分器常写ΔVout=−(Cs/Cf)Vin；符号与延迟取决于具体相位和采样定义。

关键参数

关键参数
参数	单位	含义
采样与反馈电容 Cs、Cf	F	电容比设定理想增益或每周期积分步长
时钟频率 fs 与非重叠时间	Hz / s	决定等效电阻、离散时间尺度和相位直通风险
运放增益、GBW与压摆率	dB / Hz / V/s	决定虚地误差和每相建立精度
kT/C噪声与电容失配	V² / %	限制小电容下的随机精度和比值准确度
注入、馈通、寄生与漏电	—	决定相位切换误差、保持和低频精度

常见误区

认为开关电容等效电阻在任意时刻都与真实电阻波形相同
认为增益只由电容比决定，运放增益和建立可以忽略
认为两相时钟只要互补就必然不会直通或丢失电荷
认为底板采样能消除全部注入、馈通和寄生误差
认为增大所有电容只会提高精度而不会降低速度、增加面积和功耗

工程深入

16 条结论 · 1 道例题

电荷搬运与等效模型

定义

开关电容电路按时钟相位搬运电荷

开关在不同相位改变电容连接，使电容先采样节点电压、再向另一节点释放或吸收电荷，电路状态因而按时钟周期离散更新。^{1, 2}

成立条件 时钟相位和采样顺序必须明确；电荷守恒分析需包含所有相连电容与初始状态

公式

每周期传输电荷决定平均电流

电容C在VA与VB之间交替连接时，每周期净搬运量为C(VA−VB)，乘以开关频率得到周期平均电流。^{1, 2}

ΔQ=C(VA−VB)；Iavg=fsΔQ

fs: 开关频率，单位 Hz

成立条件 VA和VB在单周期内相对缓慢；忽略开关损耗、寄生和不完全建立

公式

周期平均下等效电阻为1除以Cfs

把平均电流写成(VA−VB)/Req，可得到Req=1/(Cfs)；它允许用电容和时钟实现很大的可调等效电阻。^{1, 2}

Req=1/(Cfs)

Req: 周期平均等效电阻，单位 Ω
C: 切换电容，单位 F
fs: 开关频率，单位 Hz

成立条件 只描述周期平均或低频包络行为；不能替代瞬时开关波形与采样频谱分析

例题：动手算一次教学假设，可复算

一个1.0 pF电容在1.0 MHz非重叠时钟下交替连接两个缓慢变化节点，其周期平均等效电阻是多少？

已知

C=1.0 pF
fs=1.0 MHz
节点电压在单周期内近似不变

步骤

Cfs=1.0×10^−12 F×1.0×10^6 s^−1=1.0×10^−6 S，电容乘频率得到等效电导
Req=1/(1.0×10^−6 S)=1.0 MΩ，取倒数得到等效电阻

结果周期平均等效电阻为1.0 MΩ。

该等效关系适合低频平均电流和时间常数设计。

不能外推到 瞬时电流为脉冲，若节点在周期内快速变化、开关未完全建立或寄生显著，必须使用离散时间模型。

边界

等效电阻不等于任意时刻存在连续导电通路

真实SC网络只在指定相位交换有限电荷，电流呈脉冲且伴随采样镜像；Req仅复制低频平均关系，不复制连续电阻的噪声、频谱和瞬态。^{1, 2}

成立条件 分析频率需相对fs足够低；系统边带与混叠需单独评估

放大与积分

机制

电容比通过电荷守恒设定理想闭环增益

采样电容上的输入相关电荷在放大相位转移到反馈电容，若运放反相端近似虚地，输出变化由电荷相等和C1/C2比值决定。^{1, 2}

成立条件 负反馈极性正确且运放完成建立；需包括初始电荷和相位定义确定符号

机制

开关电容积分器把每周期电荷累积为状态

采样电容每周期取得与输入成比例的电荷并转移到反馈电容，反馈电容保留前一周期状态，因此输出按离散步长累加。^{1, 2}

ΔVout≈−(Cs/Cf)Vin

Cs: 采样电容，单位 F
Cf: 积分或反馈电容，单位 F

成立条件 积分器未饱和且漏电可忽略；实际符号和单位延迟取决于相位拓扑

边界

虚地是有限环路增益下的近似状态

运放反相输入只在闭环稳定并有足够增益时接近参考电位；有限直流增益会使节点偏移并造成电容比增益或积分步长误差。^{1, 2}

成立条件 运放输入输出均在有效范围；共模环路和负载也需稳定

边界

每个相位必须同时满足压摆与小信号建立

大电荷转移可先使运放受输出电流限制而压摆，接近终值后再按闭环极点指数建立；只核对GBW或只核对压摆率都不足以保证精度。^{1, 2}

成立条件 误差带必须按目标位数或系统精度给出；最坏电容负载、输出阶跃和PVT需覆盖

时钟与非理想

机制

非重叠时钟避免输入与反馈路径同时导通

两相之间留出短暂死区可防止本应隔离的节点被开关直连，减少电荷错误传递和运放瞬态短路。^{1, 2}

成立条件 死区过长会缩短有效建立时间；时钟偏斜和局部缓冲必须在版图后检查

机制

底板采样降低敏感节点的寄生与输入相关注入

将电容敏感极板接在运放虚地附近并优先断开，可使寄生电容和后续开关动作较少改变被保存的输入相关电荷。^{1, 2}

成立条件 极板物理方向和时序均需正确；仍需计入剩余馈通、噪声与失配

边界

kT/C噪声随多个采样和反馈路径传递

每个导通开关都可能向相连电容引入热噪声，输出噪声需按相位和噪声传递函数累积，不能把单个√(kT/C)直接当成整机结果。^{1, 2}

成立条件 不同相位的相关性可能影响求和；运放与参考噪声需另行加入

边界

寄生电容会改变电荷分配而非只增加面积

高阻节点对地寄生、开关重叠电容和运放输入电容参与相位切换前后的电荷守恒，可能改变增益、极点、馈通与建立。^{1, 2}

成立条件 寄生敏感度依拓扑和极板连接而变；版图后提取是高精度设计的必要门禁

系统取舍与连接

边界

电容缩放同时改变噪声、面积、速度和动态功耗

按相同比例增大电容可保持理想电容比，却降低kT/C噪声并改善相对匹配，同时增加负载、面积、充放电能量和建立压力。^{1, 2}

成立条件 开关与运放若同步缩放会改变额外参数；寄生比例不一定保持不变

关联

全差分SC电路需要独立共模控制

差模反馈只约束两输出之差，不能固定两输出平均值；开关电容共模反馈需在相位切换和负载变化下维持共模工作点。^{1, 2}

成立条件 共模检测网络会加载输出；差模与共模环路均需稳定并满足建立

运算放大器用于：全差分运放需要共模反馈配合SC差模传递。

关联

电容DAC是开关电容电荷重分配的直接应用

二进制加权电容阵列在采样后切换到参考或地，通过电荷守恒生成与试探码对应的电压，是SAR内部DAC的常见实现。^{1, 2}

成立条件 电容匹配、参考建立和开关寄生进入逐位判决；切换算法会改变能耗与共模轨迹

数模转换器用于：电荷重分配把数字开关状态转换为模拟试探电压。

模数转换器用于：SAR ADC在每一位比较前切换电容DAC。

关联

SC验证必须同时观察相位波形和离散传递

相位级仿真检查开关直通、注入、压摆和建立，离散时间分析检查增益、极点、混叠与稳态；仅看平均等效电阻会漏掉关键错误。^{1, 2}

成立条件 测试需覆盖时钟偏斜、PVT、失配和版图寄生

采样保持前置：SC电路复用采样、保持与断开误差机制。

出处

2 本教材 · 2 处引用

1
模拟CMOS集成电路设计
Behzad Razavi
- 第 13 章 §§13.1、13.3–13.5 支持：开关电容电路按时钟相位搬运电荷；每周期传输电荷决定平均电流；周期平均下等效电阻为1除以Cfs；等效电阻不等于任意时刻存在连续导电通路；电容比通过电荷守恒设定理想闭环增益；开关电容积分器把每周期电荷累积为状态；虚地是有限环路增益下的近似状态；每个相位必须同时满足压摆与小信号建立；非重叠时钟避免输入与反馈路径同时导通；底板采样降低敏感节点的寄生与输入相关注入；kT/C噪声随多个采样和反馈路径传递；寄生电容会改变电荷分配而非只增加面积；电容缩放同时改变噪声、面积、速度和动态功耗；全差分SC电路需要独立共模控制；电容DAC是开关电容电荷重分配的直接应用；SC验证必须同时观察相位波形和离散传递
查看这个来源 →
2
芯片设计：CMOS模拟集成电路设计与仿真实例（基于Cadence IC 617）
李潇然、王兴华、陈志铭、张蕾
- 第 4 章 §4.3.1–4.3.2 支持：开关电容电路按时钟相位搬运电荷；每周期传输电荷决定平均电流；周期平均下等效电阻为1除以Cfs；等效电阻不等于任意时刻存在连续导电通路；电容比通过电荷守恒设定理想闭环增益；开关电容积分器把每周期电荷累积为状态；虚地是有限环路增益下的近似状态；每个相位必须同时满足压摆与小信号建立；非重叠时钟避免输入与反馈路径同时导通；底板采样降低敏感节点的寄生与输入相关注入；kT/C噪声随多个采样和反馈路径传递；寄生电容会改变电荷分配而非只增加面积；电容缩放同时改变噪声、面积、速度和动态功耗；全差分SC电路需要独立共模控制；电容DAC是开关电容电荷重分配的直接应用；SC验证必须同时观察相位波形和离散传递
查看这个来源 →

公式提示

关键参数

常见误区

电荷搬运与等效模型

#开关电容电路按时钟相位搬运电荷

#每周期传输电荷决定平均电流

#周期平均下等效电阻为1除以Cfs

已知

步骤

#等效电阻不等于任意时刻存在连续导电通路

放大与积分

#电容比通过电荷守恒设定理想闭环增益

#开关电容积分器把每周期电荷累积为状态

#虚地是有限环路增益下的近似状态

#每个相位必须同时满足压摆与小信号建立

时钟与非理想

#非重叠时钟避免输入与反馈路径同时导通

#底板采样降低敏感节点的寄生与输入相关注入

#kT/C噪声随多个采样和反馈路径传递

#寄生电容会改变电荷分配而非只增加面积

系统取舍与连接

#电容缩放同时改变噪声、面积、速度和动态功耗

#全差分SC电路需要独立共模控制

#电容DAC是开关电容电荷重分配的直接应用

#SC验证必须同时观察相位波形和离散传递

模拟CMOS集成电路设计

芯片设计：CMOS模拟集成电路设计与仿真实例（基于Cadence IC 617）

开关电容电路按时钟相位搬运电荷

每周期传输电荷决定平均电流

周期平均下等效电阻为1除以Cfs

等效电阻不等于任意时刻存在连续导电通路

电容比通过电荷守恒设定理想闭环增益

开关电容积分器把每周期电荷累积为状态

虚地是有限环路增益下的近似状态

每个相位必须同时满足压摆与小信号建立

非重叠时钟避免输入与反馈路径同时导通

底板采样降低敏感节点的寄生与输入相关注入

kT/C噪声随多个采样和反馈路径传递

寄生电容会改变电荷分配而非只增加面积

电容缩放同时改变噪声、面积、速度和动态功耗

全差分SC电路需要独立共模控制

电容DAC是开关电容电荷重分配的直接应用

SC验证必须同时观察相位波形和离散传递