跳到正文
半导体开放世界

DRC

Design Rule Check也称 设计规则检查、物理规则检查、版图规则检查

用目标工艺的规则集检查版图几何、层间关系和局部制造约束是否落在允许窗口内。

进阶出处 3 本教材
报告问题

速览

约 1 分钟

DRC把版图多边形和派生层送入工艺规则集，定位最小线宽、间距、包围、延伸、密度和天线等违例；它回答“几何是否符合规则”，不回答电路是否连对。

系统理解

约 2 分钟

设计规则来自工艺整合、光刻、刻蚀、沉积、平坦化和可靠性等制造边界，并由与工艺版本绑定的规则文件实现。检查器会从原始层生成相交、膨胀、收缩等派生几何，再验证同层与跨层关系。实现阶段可做局部增量检查，流片候选仍需对冻结数据库执行全芯片签核；任何豁免都必须保留规则编号、位置、适用条件和批准依据。

位于详细布线和版图整理之后，与LVS、寄生和其他签核共同构成流片候选的物理出口。

公式提示

典型几何约束可写成W≥Wmin、S≥Smin、E≥Emin；具体最小值、测量方向、邻近条件和例外均由目标工艺规则定义。

关键参数

关键参数
参数单位含义
最小线宽m指定层图形允许的最小局部宽度
最小间距m指定图形组合之间允许的最小边到边距离
包围/延伸量m一层相对另一层必须覆盖或伸出的最小距离
局部图形密度—规定窗口内某层图形面积占窗口面积的比例

常见误区

  • 认为DRC只检查两条线之间的最小距离
  • 认为DRC通过就代表版图与原理图一致
  • 认为同一规则文件可以脱离工艺版本和层映射复用
  • 认为删除或豁免错误标记不会引入新的制造风险

工程深入

12 条结论

规则来源与检查对象

定义

DRC检查版图几何是否满足目标工艺规则

DRC读取版图层和工艺规则文件，检查图形尺寸、相对位置与局部组合是否落在制造允许窗口内，并把违例定位到具体规则和几何区域。123

成立条件 规则文件必须与目标工艺、金属栈和版本一致；通过结果只对本次输入数据库和检查配置成立

机制

设计规则是制造能力在设计端的几何接口

线宽、间距、包围、延伸、密度和层间组合规则把光刻、刻蚀、沉积、平坦化与可靠性边界转化为版图可执行约束。123

成立条件 同一几何关系可因层、邻近图形和工艺选项而采用不同阈值；规则不能脱离工艺说明解释为普适物理常数

公式

最小宽度、间距和包围量是带条件的不等式

典型DRC把被测线宽、边间距或包围量与工艺给出的最小值比较；测量方向、投影长度、邻近条件和例外共同决定实际阈值。123

W >= Wmin; S >= Smin; E >= Emin

W
被测图形局部宽度，单位 m
S
指定图形边之间的间距，单位 m
E
一层对另一层的包围或延伸量，单位 m
Wmin,Smin,Emin
当前规则条件下的最小允许值，单位 m

成立条件 W、S和E的测量方法由具体规则定义；不同层与不同图形组合不得共用未核验的最小值

机制

派生层把多层图形关系转化为可检查对象

检查器可对原始层执行相交、相减、膨胀或收缩等几何运算，形成器件区域、边界或层间关系，再在派生对象上执行规则。123

成立条件 派生逻辑必须来自目标工艺规则文件；层映射错误会使检查对象本身失真

几何、密度与制造风险

机制

密度规则检查窗口内的面积比例而非单条边

局部金属或其他工艺层密度会影响平坦化和加工均匀性，因此检查器按规定窗口统计图形占比，并识别过稀或过密区域。123

成立条件 窗口大小、步长、排除区域和上下限由工艺规则定义；填充图形加入后仍需复查耦合、时序和密度

边界

天线规则针对加工充电而非射频天线

制造过程中暂时悬浮的长金属可能积累电荷并经栅端放电，损伤薄栅介质；天线检查依据工艺步骤和连接关系限制相关面积或周长比。123

成立条件 只有在相应工艺步骤形成的导体与敏感栅连接时才构成同类风险；二极管、跳层或重布线修复需按工艺允许方式实施

机制

一处修复可能在邻近位置产生新违例

加宽、移动、填充或换层会同时改变多个几何关系；修复最初的宽度或间距错误后，必须重新检查包围、密度、连通和邻近规则。123

成立条件 增量检查适合快速反馈；最终候选仍需在冻结数据上执行规定范围的完整检查

边界

错误标记指出症状而不总是指出根因

同一根因可能触发多个规则标记，一个标记也可能由层映射、单元边界或检查配置造成；调试需回到规则定义和上下文，而非只删除标记。123

成立条件 工具或规则文件确认的误报需保留复核证据；不得把无法解释的标记直接视作可豁免项

闭环、豁免与签核边界

机制

局部检查用于迭代，全芯片检查用于签核

版图实现迭代中可只检查变更窗口或层次以缩短反馈时间，签核运行则需按交付配置覆盖顶层拼接、宏边界、密度和全局规则。123

成立条件 局部结果不能证明未检查区域无错误；层次化检查必须覆盖单元边界和顶层交互规则

边界

豁免是有条件的工程判断而不是清零手段

无法消除或经确认不适用的标记应记录规则编号、坐标、原因、风险、适用版本和批准人，使后续版图或工艺变化可以重新评估。123

成立条件 豁免权限和格式按项目及代工厂流程执行；变更触及相关区域、层或规则版本时需重新复核

边界

DRC clean不等于电路或产品正确

DRC只证明当前规则集未发现规定的几何违例；开短路、器件缺失、寄生、时序、电源完整性、功能和良率仍由其他分析覆盖。123

成立条件 检查范围和未启用规则必须在报告中明确；工艺规则满足只是可制造性的必要条件之一

关联

DRC把布局布线结果连接到流片签核

详细版图在DRC中接受工艺几何检查，并与LVS、寄生和电气检查共同形成流片候选；任一检查不能替代其他检查。123

成立条件 交付数据库、规则文件和报告必须属于同一版本基线；工程变更后需重跑受影响检查

布局布线 前置：DRC检查布局布线生成的精确几何。
LVS 对比：DRC检查几何规则，LVS检查电路拓扑一致性。
Tape-out 后续：DRC是流片候选的必要签核入口之一。

出处

3 本教材 · 3 处引用
  1. 1

    超大规模集成电路物理设计：从图分割到时序收敛

    Andrew B. Kahng 等 著；于永斌, 张徐亮, 徐宁等 译

    查看这个来源 →
  2. 2
  3. 3

    芯片设计：CMOS模拟集成电路设计与仿真实例（基于Cadence IC 617）

    李潇然、王兴华、陈志铭、张蕾

    查看这个来源 →