跳到正文
半导体开放世界

高速信号完整性：从阻抗到眼图

分布通道 → 反射定位 → 校准去嵌 → 眼图 → 抖动与BER边界

适合：
希望把封装、PCB、连接器、测试仪器和接收机判决统一到同一条高速链路的芯片、硬件与测试学习者
学完你能：
能从传播和反射定位阻抗不连续，规划可信TDR/TDT与VNA测量，解释眼高眼宽和时钟恢复边界，并以可审计的随机/确定性模型把抖动连接到目标BER而不过度外推。
预计：
约 6–10 小时

从分布通道到时域定位

必学4 站

先建立Z0、传播速度、反射系数和参考面，再用TDR/TDT把连接器、过孔、线段与串扰映射为时间和距离。

  1. 1传输线专深传输线用沿长度连续分布的电感、电容、电阻和漏导描述信号传播，使电压电流成为位置与时间的函数，并解释延迟、反射、驻波和阻抗变换。
  2. 2散射参数（S 参数）专深S参数在规定参考阻抗、参考面和其他端口终端条件下，用复数行波比描述多端口网络的反射与传输。
  3. 3时域反射与透射专深TDR/TDT向互连注入已知快阶跃，分别观察返回与穿透波形，把阻抗不连续、传播延迟、损耗和串扰映射到时间或距离。
  4. 4先进封装进阶通过高密度横向或垂直互连，把多个裸片、晶圆、无源器件和不同工艺平台集成为一个系统级封装的技术集合。

从仪器端口到可信DUT响应

必学4 站

区分校准、端口延伸、窗函数与夹具去嵌，用验证件和频时域相关性防止把测量链路误当DUT。

  1. 5矢量网络分析仪专深矢量网络分析仪以相干扫频激励和多接收通道测量端口入射波与出射波的幅度和相位，得到DUT随频率变化的复S参数。
  2. 6VNA 校准与参考面专深VNA校准通过测量已知标准件求解系统误差模型，把复S参数的参考面、参考阻抗和相位零点移动到规定DUT端口。
  3. 7测试夹具去嵌专深测试夹具去嵌先表征连接器、探针、走线和过渡结构，再以网络级复数运算从总测量中移除其影响，把参考面恢复到不可直接连接的DUT端口。
  4. 8频率响应进阶用传递函数随频率变化的幅值和相位描述电路动态，把器件电容、节点电阻与反馈路径归结为极点、零点、带宽、延迟和稳定性边界。

从综合眼图到采样与BER

必学10 站

把ISI、噪声、CDR和均衡放入眼图，再以TIE、RJ/DJ、浴盆和模型外推解释时间裕量，最后回到PLL、时钟树、采样和系统误码。

  1. 9眼图专深眼图把大量符号波形按单位间隔同步折叠叠加，以统计密度呈现接收判决点附近的电压裕量、时间裕量、噪声、ISI和抖动。
  2. 10时序抖动专深时序抖动描述实际边沿相对规定理想时刻的提前或延后，并按参考时钟、观察点、统计模型和目标BER分解为随机与确定性成分。
  3. 11高速串行收发器专深SerDes把芯片内部并行数据映射为少量高速差分串行通道，并在接收端完成模拟前端、时钟恢复、判决、解串与协议对齐。
  4. 12高速串行链路均衡专深链路均衡用发送FFE、接收CTLE与DFE补偿通道的频率选择性损耗和ISI，并通过训练在眼口、噪声、串扰、功耗与稳定性之间取舍。
  5. 13误码率与 BERT 测试专深BER是错误比特数与已比较总比特数之比；BERT用已知码型、精确定时和错误检测，在规定置信度、压力与FEC边界下验证端到端数字链路。
  6. 14锁相环专深PLL比较参考相位与分频反馈相位，经PFD、电荷泵和环路滤波调节VCO，使输出频率与相位按规定比例跟随参考。
  7. 15时钟树综合进阶从时钟源到寄存器时钟端构建受控延迟、偏斜、转换时间和功耗的物理分布网络。
  8. 16静态时序分析进阶在时序图上穷举受约束路径的最早与最晚到达时间，检查建立、保持及接口时序。
  9. 17采样保持进阶采样保持电路在获取期让电容跟踪输入，在保持期隔离输入并保存某一时刻的电荷；建立、热噪声、开关非线性、注入、馈通、漏电与孔径不确定性共同决定保存值是否可信。
  10. 18模数转换器进阶ADC在规定采样时刻把连续幅值映射为有限数字码；分辨率只给出理想码阶数量，真实精度还由采样、量化、噪声、失真、参考、时钟和架构共同决定。

学完之后

可以顺着下面这几条继续。

SerDes 高速链路：从收发机到误码证明18 站基础 – 专深基础–专深

并串转换 → 通道 → FFE/CTLE/DFE → CDR与判决 → BERT → 置信度与FEC边界

PAM4 与接收机合规：从三眼到纠错边界16 站基础 – 专深基础–专深

四电平映射 → 三眼与SER → pre-FEC错误 → RS-FEC → 受压眼校准 → 抖动容限

高速通道签核：从串扰到 COM14 站基础 – 专深基础–专深

多导体耦合 → NEXT/FEXT → 差共模转换 → 参考均衡 → COM → 硬件容限

浏览全部学习路线