测试夹具去嵌
Test Fixture De-embedding（De-embedding）也称 夹具去嵌、S参数去嵌、参考面移动、fixture removal、deembedding、2x-thru
测试夹具去嵌先表征连接器、探针、走线和过渡结构，再以网络级复数运算从总测量中移除其影响，把参考面恢复到不可直接连接的DUT端口。
速览
约 1 分钟许多芯片、封装和小器件不能直接接同轴电缆，必须焊在夹具或用探针接触。VNA此时测到的是“左夹具+DUT+右夹具”。去嵌不是简单减去几dB，而要保留夹具的反射、相位和左右不对称，才能求出DUT自身的S参数。
系统理解
约 3 分钟夹具承担同轴到微带/探针/焊盘的模式过渡、偏置和机械支撑，同时引入损耗、延迟、失配、串扰和模式转换。若校准面只能到达夹具连接器，原始测量描述的是级联网络Fleft·DUT·Fright；去嵌的目标是利用独立表征的左右误差盒求回DUT网络。
夹具可通过已知标准、TRL/LRM、2x-Thru、端口延伸、时域门控或电磁仿真等方式表征。2x-Thru从两个夹具半边背靠背结构中分割误差盒，依赖左右相似、直通结构代表真实馈线及数值算法条件；时域门控可抑制空间分离的反射，但不是严格的通用网络去嵌，窗口还会改变频域响应。
正确去嵌使用复数网络级联和逆运算，通常在T/ABCD或链散射域处理多次反射。仅在夹具高度匹配、损耗可加且相互作用很弱时，插损dB和相位的简单相减才是教学近似。误差盒求逆会放大噪声和模型误差，深阻带、强失配、近奇异矩阵、带宽边缘和非因果夹具数据尤其危险。
验证应采用去嵌后已知Thru、Line、Open/Short或独立器件，检查被动性、互易性、因果性、参考阻抗和时延，并与电磁仿真或另一种去嵌法交叉。夹具版本、叠层、焊料、探针位置、连接扭矩、温度和算法设置必须可追溯；去嵌不能恢复测量带宽之外的信息，也不能消除DUT与夹具真实耦合造成的边界不确定性。
承接VNA校准与多端口S参数，向后连接芯片在片测量、封装/互连模型、PCB器件、滤波器和高速信号完整性。
公式提示
关键参数
| 参数 | 单位 | 含义 |
|---|---|---|
| 左右夹具复S/T矩阵 | 复数 | 描述各侧损耗、延迟、反射和耦合 |
| 参考面、端口模式与Z0 | — / Ω | 确保夹具、DUT和级联定义一致 |
| 表征方法和标准结构 | — | TRL、2x-Thru、仿真或标准件决定误差盒可识别性 |
| 带宽、动态范围与条件数 | Hz / dB / — | 限制逆运算的噪声放大和数值稳定性 |
| 验证件与物理约束 | dB / ° | 用被动、互易、因果和已知网络检查去嵌可信度 |
常见误区
- 把去嵌理解为夹具插损dB的简单相减
- 默认左右夹具完全相同却不验证结构和连接差异
- 认为时域门控能替代所有多次反射网络去嵌
- 去嵌后不检查被动性、因果性和已知验证件
- 认为去嵌可以恢复仪器带宽之外或噪声底以下的信息
工程深入
16 条结论 · 1 道例题误差盒与网络边界
夹具表征方法
数值稳定与物理边界
验证与复现
高度匹配条件下可用dB相减做去嵌教学近似
若总测量插损4.6 dB，左右夹具分别0.8和1.0 dB，在忽略多次反射时DUT插损近似2.8 dB。12
ILDUT≈ILtotal−ILleft−ILright
- IL
- 插入损耗，单位 dB
成立条件 仅适用于夹具和DUT高度匹配的一阶估算；真实去嵌必须使用复矩阵
例题：动手算一次教学假设，可复算
总网络插损4.6 dB，左夹具0.8 dB、右夹具1.0 dB，估算DUT插损。
已知
- ILtotal=4.6 dB
- ILleft=0.8 dB
- ILright=1.0 dB
- 各网络高度匹配
步骤
- ILDUT≈4.6−0.8−1.0=2.8 dB，在功率损耗可加的一阶近似下相减。
该结果只用于快速量级检查，可与完整矩阵去嵌交叉比较。
不能外推到 存在明显反射、相位耦合、不对称或多次反射时，dB相减会出错，必须使用复T矩阵逆运算。
出处
3 份资料 · 3 处引用- 1
Accurate Test Fixture Characterization and De-embedding
- Application Note §2–§6，fixture characterization, splitting and de-embedding workflow 支持：原始测量包含左右夹具和DUT的级联；去嵌把夹具作为可逆二端口误差盒；去嵌在可级联矩阵域执行逆运算；去嵌不同于VNA端口校准；2x-Thru用背靠背引入结构估计两侧误差盒；左右夹具不一定可以平均分成相同两半；TRL可把平面标准直接放在DUT介质上；电磁仿真可提供难以制造的夹具误差盒；矩阵求逆会放大夹具模型误差和噪声；去嵌不能恢复带宽外和噪声底下的信息；时域门控是选择性抑制而非完整误差盒求逆；DUT与夹具真实耦合使边界不再唯一；去嵌后已知Thru应接近预期直通；被动性、互易性和因果性是物理审查而非强制美化；夹具S参数必须绑定结构版本和装配状态；高度匹配条件下可用dB相减做去嵌教学近似
- 2
Correlation between VNA and TDR/TDT Extracted S-Parameters
- Technical Brief pp.1–7，introduction, calibration structures, VNA and TDR/TDT comparison 支持：原始测量包含左右夹具和DUT的级联；去嵌在可级联矩阵域执行逆运算；2x-Thru用背靠背引入结构估计两侧误差盒；左右夹具不一定可以平均分成相同两半；电磁仿真可提供难以制造的夹具误差盒；矩阵求逆会放大夹具模型误差和噪声；去嵌不能恢复带宽外和噪声底下的信息；时域门控是选择性抑制而非完整误差盒求逆；DUT与夹具真实耦合使边界不再唯一；去嵌后已知Thru应接近预期直通；被动性、互易性和因果性是物理审查而非强制美化；夹具S参数必须绑定结构版本和装配状态；高度匹配条件下可用dB相减做去嵌教学近似
- 3
Applying Error Correction to Vector Network Analyzer Measurements
- Sources and types of errors; one-port, two-port, SOLT and TRL sections 支持：去嵌把夹具作为可逆二端口误差盒；去嵌不同于VNA端口校准；TRL可把平面标准直接放在DUT介质上