芯片产品与系统应用
不同芯片如何在计算、通信、汽车和工业系统中工作？
Products & Applications
把器件与制造知识连接到 CPU、GPU、存储、模拟、射频与系统场景。
42 个知识点 · 6 个分支
从这里开始
用 CPU / GPU / 存储 / MCU 建立产品地图，再扩到系统。
- 1. CPU
- 2. DRAM
- 3. GPU
- 4. MCU
全部知识点
芯片产品与系统应用
42 个知识点计算芯片
存储芯片
传感与控制
射频
- 测试夹具去嵌测试夹具去嵌先表征连接器、探针、走线和过渡结构，再以网络级复数运算从总测量中移除其影响，把参考面恢复到不可直接连接的DUT端口。专深
- 传输线传输线用沿长度连续分布的电感、电容、电阻和漏导描述信号传播，使电压电流成为位置与时间的函数，并解释延迟、反射、驻波和阻抗变换。专深
- 接收机灵敏度接收机灵敏度是在明确带宽、温度、调制、数据率及BER/PER门限后，接收机仍能可靠恢复信息的最低输入信号功率。专深
- 散射参数（S 参数）S参数在规定参考阻抗、参考面和其他端口终端条件下，用复数行波比描述多端口网络的反射与传输。专深
- 射频链路预算射频链路预算在统一参考面和对数单位下逐项累计发射功率、天线增益、传播损耗、实现损耗与接收门限，判断链路是否保有足够裕量。专深
- 射频滤波器射频滤波器用频率选择性传输目标频带并抑制带外能量，其插入损耗、选择性、群时延、功率、温漂与阻抗必须在收发链中共同预算。专深
- 矢量网络分析仪矢量网络分析仪以相干扫频激励和多接收通道测量端口入射波与出射波的幅度和相位，得到DUT随频率变化的复S参数。专深
- 数字调制与 EVM数字调制把比特映射为载波幅度与相位状态，EVM则在规定同步、均衡和归一化条件下量化实测符号与理想参考符号之间的复矢量误差。专深
- 天线接口天线接口把芯片端口的传导射频能量经馈线、匹配与巴伦送入辐射结构，并以效率、方向图、极化、带宽和整机环境决定真正进入空间的功率。专深
- 阻抗匹配网络阻抗匹配网络用电抗元件和传输线在规定频率、参考面与工作状态下变换复阻抗，以控制反射、功率传输、噪声、线性和器件应力。专深
- Smith 圆图Smith圆图通过双线性变换把归一化复阻抗或导纳映射到反射系数单位圆内，用几何轨迹呈现失配、线长与匹配元件的作用。专深
- VNA 校准与参考面VNA校准通过测量已知标准件求解系统误差模型，把复S参数的参考面、参考阻抗和相位零点移动到规定DUT端口。专深
高速链路与信号完整性
- 参考时钟与展频时钟参考时钟为发送PLL、接收CDR和协议定时提供频率基准，SSC以受控低频调制分散谱线能量来降低峰值EMI，但同时扩大瞬时频偏和跟踪负担。专深
- 差分与共模转换模式转换是差分对的不对称让部分差模能量变成共模或把外部共模干扰变成差模，从而同时损害接收眼、EMI和抗扰度。专深
- 抖动容限、传递与生成抖动容限检验输入受扰时能否工作，抖动传递描述输入相位调制到输出的频率响应，抖动生成则测量无外加扰动时设备自身产生的时间噪声。专深
- 高速串行链路均衡链路均衡用发送FFE、接收CTLE与DFE补偿通道的频率选择性损耗和ISI，并通过训练在眼口、噪声、串扰、功耗与稳定性之间取舍。专深
- 高速串行收发器SerDes把芯片内部并行数据映射为少量高速差分串行通道，并在接收端完成模拟前端、时钟恢复、判决、解串与协议对齐。专深
- 高速互连串扰高速串扰是侵扰通道经电容、电感和共享回流路径把时变能量耦合到受害通道，并按近端、远端、频率、方向和同时切换条件改变眼图与BER。专深
- 高速接收机容限与合规测试接收机容限测试在规定参考面生成并校准标准允许的最坏受压信号，再以DUT的BER、训练和恢复能力判断其是否满足接口合规。专深
- 高速链路仿真与实测相关高速链路相关性通过统一模型版本、参考面、码型、均衡、时钟恢复和统计口径，对比统计、逐比特、COM与硬件结果，判断差异来自模型假设还是物理实现。专深
- 前向纠错FEC在发送数据中加入结构化冗余，使接收端无需重传即可检测并纠正规定范围的错误，并以开销、延迟、功耗和失效门限换取更低残留误码。专深
- 时序抖动时序抖动描述实际边沿相对规定理想时刻的提前或延后，并按参考时钟、观察点、统计模型和目标BER分解为随机与确定性成分。专深
- 时域反射与透射TDR/TDT向互连注入已知快阶跃，分别观察返回与穿透波形，把阻抗不连续、传播延迟、损耗和串扰映射到时间或距离。专深
- 时钟数据恢复CDR利用串行数据跃迁估计码元频率和采样相位，并以受控环路让采样时刻跟踪允许的低频漂移而不过度跟随高频抖动。专深
- 通道工作裕量COM在指定标准、发送机和参考接收机模型中，把均衡后可用信号峰值与目标错误率下的综合噪声/干扰峰值之比表示为dB，用于快速判定通道是否有足够工作裕量。专深
- 误码率与 BERT 测试BER是错误比特数与已比较总比特数之比；BERT用已知码型、精确定时和错误检测，在规定置信度、压力与FEC边界下验证端到端数字链路。专深
- 眼图眼图把大量符号波形按单位间隔同步折叠叠加，以统计密度呈现接收判决点附近的电压裕量、时间裕量、噪声、ISI和抖动。专深
- IBIS I/O 缓冲器模型IBIS以标准化I-V、V-T、钳位、电容和封装数据描述芯片I/O引脚的模拟行为，在保护晶体管级知识产权的同时支持跨工具板级信号完整性仿真。专深
- IBIS-AMI SerDes 算法模型IBIS-AMI把SerDes发送、均衡、CDR和判决算法封装为标准参数文件与可执行模型，使厂商在保护实现细节的同时进行超长高速链路仿真。专深
- PAM4 四电平信号PAM4用四个幅度电平在每个码元中承载两bit，以更低码元率传输相同bit率，但付出更小电平间距、更复杂线性和错误分析代价。专深
模拟与电源
- 低压差线性稳压器LDO用基准、误差放大器和串联调整管闭环控制输出，以低噪声和简单外围换取输入输出压差上的功耗与热。专深
- 电源分配网络PDN把稳压器、PCB电源地平面、封装互连和芯片片上电网组成跨频段供电系统，目标是在负载电流变化时把芯片端电压限制在允许窗口内。专深
- 电源时序与监控电源时序与监控用门限、迟滞、时间窗、enable、Power Good和reset协调多电源的启动、运行故障与掉电，防止器件在未定义供电状态工作。专深
- 降压型开关变换器Buck通过周期切换输入、在电感中搬运能量并由输出电容滤波，把较高直流电压高效变为较低受控电压。专深
- 去耦网络与反谐振去耦网络在负载附近提供局部电荷和低阻抗回路，但真实电容的ESR、ESL、偏压降额与互连会产生自谐振和反谐振，必须按整网而非标称容量设计。专深
- 同步开关噪声与地弹同步开关噪声是多个逻辑单元或I/O的快速电流变化经过共享电源地阻抗产生的局部供电与参考地移动，可造成静默输出扰动、阈值漂移、抖动和误触发。专深
这个领域的学习路线
从硅到芯片30 站入门 – 进阶入门–进阶
全部学习路线 →材料与器件 → 设计 → 制造 → 封测 → 产业角色 → 产品
存储层次与数据供给8 站基础 – 进阶基础–进阶缓存策略 → SRAM → DRAM → HBM封装 → Flash → 嵌入式存储
电源完整性：从动态负载到系统误码15 站基础 – 专深基础–专深CMOS电流 → 目标阻抗 → VRM/平面/封装 → 去耦与反谐振 → SSN → 抖动与误码
高速链路建模：从 IBIS 到实测相关15 站进阶 – 专深进阶–专深I-V/V-T行为 → AMI算法 → 统计眼 → GetWave逐比特 → COM与硬件相关
高速链路时钟闭环：从 CDR 到 SSC13 站基础 – 专深基础–专深数据跃迁 → 频率捕获 → 相位锁定 → 抖动容限/传递/生成 → Refclk与SSC拓扑
高速通道签核：从串扰到 COM14 站基础 – 专深基础–专深多导体耦合 → NEXT/FEXT → 差共模转换 → 参考均衡 → COM → 硬件容限