时钟数据恢复
Clock and Data Recovery（CDR）也称 时钟恢复、数据时钟恢复、clock recovery、bang-bang CDR、phase detector
CDR利用串行数据跃迁估计码元频率和采样相位，并以受控环路让采样时刻跟踪允许的低频漂移而不过度跟随高频抖动。
速览
约 1 分钟串行线通常不另送一根同速时钟，接收机要从数据边沿恢复采样节拍。CDR比较数据跃迁与本地时钟，经过环路滤波调节振荡器或相位插值器；低频相位变化通常被跟踪，高频变化留作采样误差。没有跃迁、抖动过大或频偏超出捕获范围时会失锁。
系统理解
约 3 分钟CDR由相位/频率检测、环路滤波、受控振荡器或相位插值、分频与判决反馈构成。频率捕获先把本地码元率拉到输入附近，相位锁定再把采样点放到目标眼中心；不同架构可使用线性鉴相、bang-bang二值鉴相、过采样数字恢复或基于ADC的DSP恢复。
数据不是连续时钟，CDR只在跃迁处获得相位信息。长连0/连1、编码游程、数据相关ISI和判决错误会改变更新密度与误差信号；扰码和线路编码改善统计跃迁，却不能保证每个UI都有观测。PAM4还需在多阈值和数据边沿之间定义相位检测事件。
环路带宽把输入相位噪声分为被跟踪与未跟踪部分。带宽过窄会无法跟踪频偏、SSC和低频漂移，过宽则把更多输入抖动送入采样时钟并增加噪声；环路带宽附近还可能出现峰化。CDR自身振荡器、鉴相量化、电源和数字耦合也会生成输出抖动。
验证必须覆盖捕获、锁定、稳态跟踪、失锁判据与重新锁定，并记录码型、跃迁密度、频偏、SJ/RJ、SSC、均衡、PVT和观察点。示波器软件恢复时钟或Golden PLL只是规定的参考模型，不能代替真实硅内CDR能力。
承接PLL、SerDes、均衡、眼图和抖动，向后连接抖动传递/容限、受压接收机、参考时钟、BER与协议恢复。
公式提示
关键参数
| 参数 | 单位 | 含义 |
|---|---|---|
| 数据率、跃迁密度与游程 | bit/s / ratio / UI | 决定相位观测频度与捕获条件 |
| 捕获、保持与跟踪范围 | ppm / Hz | 限定可锁频偏和漂移 |
| 环路带宽、阻尼与峰化 | Hz / — / dB | 决定输入抖动如何进入恢复时钟 |
| 相位误差、采样点与锁定时间 | UI / s | 描述稳态采样和初始化 |
| 失锁、重锁、PVT与SSC | count / s / — | 验证非稳态鲁棒性 |
常见误区
- 把CDR当成固定相位延迟而不是闭环系统
- 认为数据流每个UI都提供一个时钟边沿
- 认为更宽环路带宽一定更容易通过抖动测试
- 把软件参考CDR等同于芯片内部实现
- 只验证锁定状态而忽略捕获、失锁和重锁
工程深入
16 条结论 · 1 道例题任务与组成
数据驱动更新
环路带宽与噪声
一阶模型在截止频率处跟踪幅度为0.707
教学一阶低通模型在f=fc时|H|=1/√2，对应约−3.01 dB；真实CDR不能仅由这一点定义。23
|H(jf)|=1/√(1+(f/fc)²); |H(jfc)|=1/√2≈0.707
- fc
- 教学模型截止频率，单位 Hz
成立条件 仅作线性一阶教学近似；输入输出均用同一相位幅度口径
例题：动手算一次教学假设，可复算
一阶CDR跟踪模型在输入抖动频率等于fc时，输出/输入幅度比和dB增益是多少？
已知
- f=fc
- |H|=1/√(1+(f/fc)²)
步骤
- |H|=1/√2≈0.707，把f/fc=1代入。
- 20log10(0.707)≈−3.01 dB，幅度比换算为dB。
截止附近已出现明显衰减，但不是完全不跟踪。
不能外推到 真实CDR常为二阶或更高阶、含峰化和非线性鉴相，不能据此替代标准环路模型。
架构与多电平
捕获、失锁与验证
出处
3 份资料 · 3 处引用- 1
Clock Recovery Primer, Part 2
- Web，clock-recovery loop behavior, DDJ interaction, sinusoidal jitter tolerance and SSC sections 支持：CDR同时恢复频率和采样相位；鉴相器把数据边沿变成相位误差信号；频率捕获与相位锁定是不同阶段；数据没有跃迁时CDR只能依靠既有状态；扰码改善跃迁统计但不保证每UI更新；ISI会把幅度失真转化为边沿时间误差；bang-bang鉴相器只输出早或晚；PAM4边沿选择会影响相位检测偏差；锁定指示不等于目标BER；参考Golden PLL只定义测量观察方式；CDR签核需覆盖稳态和状态转换
- 2
Jitter Measurements and Instrument Selection
- Application Note pp.2–6，recovered clock, jitter tolerance, jitter transfer and wander 支持：CDR同时恢复频率和采样相位；鉴相器把数据边沿变成相位误差信号；频率捕获与相位锁定是不同阶段；数据没有跃迁时CDR只能依靠既有状态；扰码改善跃迁统计但不保证每UI更新；ISI会把幅度失真转化为边沿时间误差；环路带宽划分被跟踪与剩余抖动；更宽带宽不是无条件更好；带宽附近可能出现抖动峰化；一阶模型在截止频率处跟踪幅度为0.707；bang-bang鉴相器只输出早或晚；PAM4边沿选择会影响相位检测偏差；锁定指示不等于目标BER；周期滑移是非线性失锁的重要征兆；参考Golden PLL只定义测量观察方式；CDR签核需覆盖稳态和状态转换
- 3
Controlled Jitter Generation for Jitter Tolerance and Jitter Transfer Testing
- Web §2.2.3 CDR characterization and jitter tolerance/transfer test sections 支持：环路带宽划分被跟踪与剩余抖动；更宽带宽不是无条件更好；带宽附近可能出现抖动峰化；一阶模型在截止频率处跟踪幅度为0.707；周期滑移是非线性失锁的重要征兆