电源时序与监控
Power Sequencing and Supervision(PG / POR / UVLO)也称 电源排序、power supervisor、Power Good、上电复位、欠压锁定、rail sequencing、brownout reset
电源时序与监控用门限、迟滞、时间窗、enable、Power Good和reset协调多电源的启动、运行故障与掉电,防止器件在未定义供电状态工作。
速览
约 1 分钟多电源系统不能只规定“先后延时”。后一电源应在前一电源真正越过有效门限并保持稳定后启动;任何电源欠压、过压或超时都要触发规定的关断或复位。掉电顺序也可能与上电相反。
系统理解
约 2 分钟SoC、FPGA、存储和模拟系统常含核心、I/O、模拟、PLL与存储多条电源。若I/O先于核心、输入先于供电或某轨掉电更快,ESD二极管和内部路径可能反向供电、锁存错误状态或损坏器件。时序要求必须来自各器件电源引脚和绝对最大额定,而非通用顺序。
sequencer控制各稳压器EN,supervisor用比较器监视门限并产生PG、reset或fault。迟滞防止门限附近抖动,去毛刺过滤短脉冲,timeout检测启动过慢;POR应在电源有效并满足保持时间后释放,故障时通常快速重新断言。
固定延时不等于闭环时序:温度、负载、软启动和电容会改变上升时间。可靠系统用前级PG或实测门限推进下一轨,同时定义上电、掉电、brownout、重试、锁存故障和人工复位策略。PG开漏输出还需正确上拉到始终有效的电源域。
验证应覆盖快慢斜率、非单调上升、短暂欠压、单轨卡死、输入掉电、重复上电和任意顺序故障,并同时记录所有轨、EN、PG、reset、时钟与启动日志。示波器通道地参考和采样窗口必须一致。
承接Buck、LDO、带隙与比较器,向后连接SoC/MCU/存储启动、复位、PDN、ATE、功能安全和现场可靠性。
公式提示
关键参数
| 参数 | 单位 | 含义 |
|---|---|---|
| 上/下电顺序与轨间延时 | s | 定义多轨因果 |
| UV/OV门限、迟滞与去毛刺 | V / V / s | 决定故障判定 |
| EN、PG、POR/reset极性 | — | 连接稳压器与系统状态 |
| rise/fall、timeout与软启动 | s | 限制动态窗口 |
| 重试、锁存、掉电与数据保持 | — / s | 定义故障响应 |
常见误区
- 认为固定RC延时即可覆盖所有上电条件
- 只规定上电顺序而忽略掉电和brownout
- 电压越过一次门限就立即释放复位
- 把PG当精密模拟测量值
- 故障重试策略未定义却假设系统会自动恢复
工程深入
12 条结论 · 1 道例题多轨风险
监控接口
闭环时序
复位与brownout
掉电与故障
验证
出处
2 份资料 · 2 处引用- 1
Power Supply Sequencing Simplified
- Web §§ sequencing, timing, monitoring, reset and fault response 支持:电源时序规定多轨进入与退出有效状态的顺序;错误顺序会形成反向供电路径;Supervisor根据门限产生PG、reset或fault;Power Good不是精密电压测量;0.5伏参考监控1.0伏门限可用等值分压;固定延时不能替代电压闭环确认;Timeout识别电源卡死或上升过慢;POR在电源稳定后延迟释放复位;只验证冷启动会漏掉brownout;掉电顺序可能需要与上电相反;自动重试并非总是安全;时序验证需同步记录所有轨和控制信号
- 2
Power Supply Sequencing Solutions for Dual Supply Voltage DSPs
- Application Report pp.2–18,core/I-O sequencing, SVS, enable and power-on reset 支持:电源时序规定多轨进入与退出有效状态的顺序;错误顺序会形成反向供电路径;Supervisor根据门限产生PG、reset或fault;Power Good不是精密电压测量;0.5伏参考监控1.0伏门限可用等值分压;固定延时不能替代电压闭环确认;Timeout识别电源卡死或上升过慢;POR在电源稳定后延迟释放复位;只验证冷启动会漏掉brownout;掉电顺序可能需要与上电相反;自动重试并非总是安全;时序验证需同步记录所有轨和控制信号