跳到正文
半导体开放世界

电源分配网络

Power Distribution Network（PDN）也称 电源完整性、power integrity、目标阻抗、target impedance、power delivery network、电源地网络

PDN把稳压器、PCB电源地平面、封装互连和芯片片上电网组成跨频段供电系统，目标是在负载电流变化时把芯片端电压限制在允许窗口内。

专深出处 4 份资料
报告问题

速览

约 1 分钟

芯片并不是从理想电压源取电。低频变化由稳压器补偿，中频由板级和封装电容供能，高频主要依靠封装与片上储能；它们之间的电阻、电感和电容还会形成谐振。工程上常用允许电压变化除以电流阶跃得到目标阻抗，但必须再检查频率、空间和时间边界。

系统理解

约 3 分钟

PDN从电源转换器输出端开始，依次经过连接器、铜平面或宽线、过孔、板级去耦、封装焊球/基板、封装电容、凸点和片上金属网格到达晶体管。每一级都有R、L、C，芯片负载则随时钟、数据和工作模式产生宽频动态电流。供电完整性关注的是负载端瞬时电压，而不只是稳压器标称输出。

频域目标阻抗常写Ztarget=ΔVallow/ΔIstep，用于把电压容差翻译成PDN阻抗上限。稳压器控制环负责低频，体电容和板级MLCC覆盖中频，封装/片上电容与低电感路径覆盖高频；频段交接若形成高Q并联谐振，即使各单件都看似低阻抗，整网仍可能出现尖峰。

目标阻抗是设计起点而非充分条件。电流阶跃的幅值、上升时间、重复率和空间位置决定激励频谱；芯片不同电源域、die内远端电压降、封装端口耦合和VRM稳定性不能由单一一端口曲线完全表示。静态IR drop、瞬态L·di/dt和谐振振铃还需分项检查。

可信验证应联合DC压降、频域阻抗、负载阶跃、芯片端电源轨波形、空间探点与PVT/工作负载。测量需控制探头环路、电流注入幅度、连接夹具和参考面；仿真需保留电容偏压降额、平面/封装模型、VRM输出阻抗和芯片电流模型。

承接CMOS动态功耗、稳压器、封装互连和PCB平面，向后连接去耦反谐振、同步开关噪声、时钟抖动、SerDes误码和可靠性。

公式提示

Ztarget≈ΔVallow/ΔIstep；若允许纹波40 mV、最坏负载阶跃4 A，则起始目标为10 mΩ。该值不包含空间分布、阶跃谱和稳定性，需要进一步验证。

关键参数

关键参数
参数单位含义
允许电压窗口与目标阻抗V / Ω把功能容差转为供电网络约束
负载阶跃、边沿与活动谱A / s / Hz定义PDN激励
VRM输出阻抗与环路带宽Ω / Hz主导低频响应和稳定性
平面、过孔、封装和片上RLCΩ / H / F形成中高频供电路径
IR drop、droop、ripple与谐振峰V / Ω构成签核观测量

常见误区

  • 认为DC电压正确就代表电源完整性合格
  • 用一个目标阻抗覆盖所有电源轨和所有时间尺度
  • 只增加电容数量而不检查谐振
  • 只在稳压器端测量而不看芯片端参考面
  • 把静态IR drop、瞬态下陷和周期纹波混成一个峰峰值

工程深入

12 条结论 · 1 道例题

系统边界

定义

PDN从稳压器延伸到晶体管供电端

稳压器、连接器、PCB平面、过孔、板级电容、封装、凸点和片上电网共同决定负载端电压。12

成立条件 参考面定义到负载端；包含供电与回流

机制

数字活动把功能状态转成动态负载

节点充放电、短路电流和时钟活动形成宽频电流，供电设计不能只看平均功耗。13

成立条件 活动因子和模式明确；区分平均与峰值

目标阻抗

公式

目标阻抗把电压容差转换成电流响应约束

允许电压变化除以最坏电流阶跃给出宽频阻抗设计起点。14

Ztarget≈ΔVallowΔIstepZ_{\mathrm{target}}\approx\frac{\Delta V_{\mathrm{allow}}}{\Delta I_{\mathrm{step}}}
Ztarget≈ΔVallow/ΔIstep
Ztarget
目标阻抗，单位 Ω

成立条件 ΔV仅含PDN预算；ΔI与阶跃时间明确

边界

单一目标阻抗不是完整签核

一条阻抗曲线不能单独表达空间压降、端口耦合、VRM稳定性和不同阶跃频谱。14

成立条件 联合时域与空间验证；每条电源轨单独预算

公式

40毫伏预算与4安阶跃对应10毫欧目标

教学计算展示目标阻抗只是由预算得到的第一道约束。14

Ztarget=0.0404=0.010 ΩZ_{\mathrm{target}}=\frac{0.040}{4}=0.010\,\Omega
Ztarget=0.040/4=0.010 Ω
Ztarget
起始目标阻抗，单位 Ω

成立条件 ΔV=40 mV；ΔI=4 A；未含DC压降

例题：动手算一次教学假设，可复算

允许瞬态变化40 mV、最大阶跃4 A，目标阻抗是多少？

已知

  1. ΔV=40 mV
  2. ΔI=4 A

步骤

  1. Ztarget=ΔV/ΔI，把电压预算转为阻抗。
  2. 0.040/4=0.010 Ω，统一单位后计算。
结果 10 mΩ。

整条PDN需围绕该量级设计并检查峰值。

不能外推到 还需扣除IR drop、稳压器偏差、噪声和不确定度。

跨频段供能

机制

VRM主要控制低频供电变化

稳压器在控制带宽内调节输出，超过带宽后由本地储能与互连阻抗主导。12

成立条件 环路稳定；输出阻抗含真实补偿

机制

板级、封装与片上储能按时间尺度接力

越高频越依赖更靠近负载且更低电感的储能，远端大电容不能替代高频本地路径。12

成立条件 连接寄生已建模；频段交接经整网验证

压降与谐振

公式

静态IR drop侵占动态电压预算

路径电阻与平均电流形成静态压降，剩余窗口才可分配给瞬态和噪声。12

ΔVIR=IRpath\Delta V_{\mathrm{IR}}=IR_{\mathrm{path}}
ΔVIR=I·Rpath
Rpath
供电与回流电阻，单位 Ω

成立条件 电阻含温度变化；使用空间电流分布

机制

多级RLC交接会形成阻抗峰

VRM、电容、平面和封装的储能交换可形成并联谐振，使整网局部阻抗高于单件曲线。14

成立条件 使用整网复阻抗；保留真实损耗

边界

最低阻抗不一定最稳健

过低损耗会提高Q并增加尖锐谐振和振铃风险，平坦受控的阻抗更可预测。14

成立条件 检查峰值与Q；激励覆盖共振频段

测量签核

关联

频域阻抗和负载阶跃需要互证

阻抗峰预测敏感频率，负载阶跃显示下陷与恢复；差异应追查模型、参考面和非线性。12

成立条件 激励在线性范围；保存完整配置

边界

稳压器端合格不代表die端合格

平面、过孔、封装和片上电网产生空间差异，远端测点会漏掉局部droop和ground shift。12

成立条件 测点靠近负载；模型包含封装端口

出处

4 份资料 · 4 处引用
  1. 1
  2. 2

    Evaluating DC-DC Converters and Passive PDN Components

    Keysight Technologies · 2025

    查看这个来源 →
  3. 3

    数字集成电路：电路、系统与设计（第2版）

    Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić

    查看这个来源 →
  4. 4

    Optimize Power Distribution Networks for Flat Impedance

    Keysight Technologies · 2025

    查看这个来源 →