跳到正文
半导体开放世界

同步开关噪声与地弹

Simultaneous Switching Noise and Ground Bounce（SSN / SSO）也称 同步开关输出噪声、ground bounce、power bounce、VCC droop、quiet output noise、SSO noise

同步开关噪声是多个逻辑单元或I/O的快速电流变化经过共享电源地阻抗产生的局部供电与参考地移动，可造成静默输出扰动、阈值漂移、抖动和误触发。

专深出处 3 份资料
报告问题

速览

约 1 分钟

多路输出同时翻转时，电流必须经过封装焊球、引脚、过孔和平面回流。路径中的电感会产生L·di/dt电压，因此芯片内部的“地”可能瞬时高于板级地，VCC也可能下陷。外部信号本身没变，接收器看到的相对阈值却变了。

系统理解

约 3 分钟

SSN由开关负载的电容充放电与驱动短路电流共同激励共享电源/地阻抗。单个支路的ΔV≈L·di/dt只是局部起点；多I/O同时切换时，电流幅值、相关性、封装互感、回流分配、板级PDN和片上电网共同决定噪声。

低到高转换通常从VCC路径取电，可能造成power droop；高到低转换把电荷排向地路径，常形成ground bounce。芯片内部参考地移动会出现在静默低输出上，也会移动输入阈值、扰动时钟/复位和模拟参考。方向、幅度与观察端取决于器件结构，不能把所有噪声都叫同一极性的地弹。

风险随同时切换位数、负载电容、边沿速度、驱动强度、共享电感和回流面积增加，但不必严格线性；电源地引脚数量、封装几何、输出分组、bank布局、slew/drive设置、串联阻尼和去耦都会改变结果。传输线负载还会让反射与SSN叠加。

验证应使用最坏相关码型与真实负载，同时观察active output、quiet-low/high、芯片端VCC/GND、时钟抖动和接收错误。探头参考若接到远端板地，读数会混入空间地差；仿真需包含I/O模型、封装/板级PDN和同时切换时序。

承接CMOS动态电流、IBIS I/O、封装与PDN，向后连接并行总线、时钟/复位、眼图抖动、接收机容限、EMI和可靠性。

公式提示

局部近似ΔV=Lcommon·diΣ/dt；若公共电感0.8 nH、总电流在0.5 ns内变化0.6 A，则约0.96 V。该估算忽略分布网络、互感、阻尼和回流分流，不能直接作为真实峰值。

关键参数

关键参数
参数单位含义
同时切换位数、方向与相关性count / —决定总电流激励
负载、驱动强度与边沿F / A / s决定di/dt
共享电源地RLC与封装互感Ω / H / F把电流转成局部电压
quiet output、VCC droop与ground bounceV区分观测对象
阈值、抖动、误触发与BERV / s / ratio连接到系统后果

常见误区

  • 认为ground bounce只发生在地引脚且与VCC无关
  • 按单路噪声乘以开关路数线性外推
  • 只测主动输出而不看静默输出和芯片端电源
  • 减慢所有边沿就一定没有系统代价
  • 把反射、串扰与SSN在示波器上直接凭形状分开

工程深入

12 条结论 · 1 道例题

产生机理

定义

SSN来自相关开关电流经过共享电源地阻抗

多个I/O同时变化时，总di/dt在封装、平面和片上公共路径产生局部参考移动。12

成立条件 切换相关性明确；包含供电与回流

机制

CMOS负载充放电形成瞬时I/O电流

输出转换的负载电流与内部短路电流叠加，是SSN激励而非平均静态功耗。13

成立条件 使用真实负载和slew；区分上升下降

公式

公共电感噪声与总电流变化率成正比

集总近似说明更快边沿和更多同步位会提高噪声，但真实网络不必严格线性。12

ΔV≈Lcommon·dΣi/dt

Lcommon
共享电感，单位 H

成立条件 局部共享L近似；未进入分布谐振

边界

SSN不能由单路波形简单乘以位数

相关性、共享阻抗、互感、谐振、输出方向和skew会使多路叠加非线性。12

成立条件 使用多路模型或实测；覆盖最坏组合

公式

0.8纳亨上的快速0.6安阶跃可产生0.96伏近似电压

教学结果说明亚纳亨共享电感在亚纳秒di/dt下也不可忽略。12

ΔV=0.8×10⁻⁹·0.6/(0.5×10⁻⁹)=0.96 V

ΔV
局部电感电压，单位 V

成立条件 L=0.8 nH；ΔI=0.6 A；Δt=0.5 ns；无阻尼集总近似

例题：动手算一次教学假设，可复算

公共电感0.8 nH，总电流0.5 ns内变化0.6 A，近似电压是多少？

已知

  1. L=0.8 nH
  2. ΔI=0.6 A
  3. Δt=0.5 ns

步骤

  1. di/dt=1.2×10⁹ A/s，计算电流变化率。
  2. ΔV=0.8 nH·1.2×10⁹=0.96 V，代入电感电压。
结果 0.96 V的无阻尼量级。

必须降低公共电感、错开切换或控制边沿。

不能外推到 真实峰值受限流、互感、分流、ESR、传输线和带宽影响。

参考移动

机制

高到低转换常形成ground bounce

电流排向地回路时内部地相对板地上移，静默低输出和输入阈值会随局部参考变化。13

成立条件 观察点与极性明确；输出结构已知

机制

低到高转换可造成VCC droop

输出充电从VCC路径取电，公共阻抗使内部电源下陷并改变驱动速度与逻辑裕量。12

成立条件 VCC路径完整；同时观察供电端

机制

局部参考移动会改变接收阈值

外部输入未变时，内部VCC/GND移动仍会缩小噪声容限并造成错误判决。13

成立条件 按本地参考解释；接收阈值范围明确

影响因素

机制

位数、负载和边沿共同决定SSN

更多相关输出、更大负载和更快slew通常提高峰值电流与di/dt。13

成立条件 比较相同器件；码型和负载一致

机制

更多低电感电源地连接可分担公共电流

合理pinout、相邻回流和并联过孔可降低公共路径电感，比事后滤波更根本。12

成立条件 电流分配均匀；平面无瓶颈

边界

减慢slew有收益也有时序代价

边沿控制可降低di/dt，却可能增加转换时间和ISI，必须按接口裕量权衡。13

成立条件 接收时序仍满足；输出电平合规

验证

关联

SSN验证需联合I/O、封装和PDN

单独主动输出或单独电源阻抗不能表达同时切换时的参考移动，应同步观察quiet输出、VCC/GND、时钟和错误。12

成立条件 多通道同步测量；探头参考靠近DUT

出处

3 份资料 · 3 处引用
  1. 1
  2. 2
  3. 3

    数字集成电路：电路、系统与设计（第2版）

    Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić

    查看这个来源 →