跳到正文
半导体开放世界

功率器件栅极驱动

Power-Semiconductor Gate Driving(Gate Driver)也称 栅极驱动器、IGBT驱动、MOSFET驱动、SiC驱动、Miller钳位、DESAT保护

栅极驱动把控制器逻辑转换为受控的栅电荷流和局部栅源电压,并在高共模、高di/dt环境中同时承担隔离、时序、误导通抑制与故障保护。

报告问题

速览

约 1 分钟

MOSFET、IGBT或SiC器件几乎不需持续栅极直流电流,却要在每个周期搬运Qg。驱动器的峰值源灌电流、输出阻抗、外部Rg、Miller电荷和共源电感共同决定开关速度;平均Qg·V·f很小,也不代表瞬时电流或布局不重要。

系统理解

约 3 分钟

功率器件栅极不是理想逻辑输入,而是相对源极/发射极参考的非线性电荷端口。驱动开始时先改变VGS/VGE,进入Miller区后大部分驱动电流用于改变漏/集电极电压,之后才完成过驱动。所需电流由目标时间内要搬运的电荷决定;数据手册Qg曲线必须绑定母线电压、电流和驱动条件。

驱动回路包括驱动器输出级、上拉/下拉阻抗、外部开通/关断栅阻、栅极走线、Kelvin源/发射极和器件内部寄生。功率源极上的L·di/dt会抬升驱动参考并形成负反馈或误关断;漏极dv/dt经Crss注入栅极可能造成误导通。分立二极管可分开设置Ron/Roff,Miller钳位、负关断偏置和紧凑Kelvin回路用于提高关断鲁棒性,但必须在器件允许栅压内。

高侧器件需要电平移位、隔离电源或自举供电。自举电容只能在低侧状态获得刷新,受占空比、静态电流、压降和启动状态限制;隔离驱动还需检查工作电压、爬电距离、CMTI、传播延迟和通道失配。死区过短会直通,过长则增加体二极管或第三象限损耗。

保护不能只看功能名称。UVLO防止欠压半导通,DESAT/短路检测的消隐与总延迟必须小于器件耐受窗口;软关断用于限制故障di/dt和过压,主动钳位处理特定过压。保护后的重试、锁存、反馈和失效安全状态要与系统控制器共同定义。

承接功率MOSFET、IGBT与SiC/GaN器件,向后连接半桥/Buck、双脉冲测试、EMI、短路保护、结温和可靠性。

公式提示

平均栅驱动功率近似Pg≈Qg·ΔVg·fs;Miller阶段所需电流近似Ig≈Qgd/Δt。前者描述每秒电荷能量,后者约束瞬时速度,均需使用目标工作点的电荷。

关键参数

关键参数
参数单位含义
Qg、Qgd与Miller平台C / V决定每周期电荷及漏极电压转换阶段
源/灌峰值电流与输出阻抗A / Ω与外部Rg共同决定充放电速度
VON、VOFF、UVLO与栅压钳位V定义正常和故障栅压窗口
传播延迟、失配、死区与消隐s决定半桥直通和保护时间预算
CMTI、隔离电压与爬电距离V/s / V / mm定义高侧共模和绝缘边界

常见误区

  • 认为电压控制器件不消耗驱动功率
  • 用VGS(th)作为正常开通电压
  • 只看驱动器峰值电流而忽略回路阻抗和电感
  • 认为负栅压越大越安全
  • 把DESAT标称功能当作已满足短路时间预算

工程深入

12 条结论 · 1 道例题

电荷控制本质

定义

栅极驱动的对象是电荷而非稳态输入电流

驱动器在每次开关中搬运器件栅电荷,完成后理想栅极几乎不取直流电流,但开关期间可需要安培级瞬时源灌电流。12

成立条件 绝缘栅MOSFET、IGBT或SiC MOSFET;忽略栅漏和驱动静态电流

机制

Miller阶段把栅极电流转换为功率端电压变化

栅压进入平台时,驱动电流主要给栅漏电容相关电荷Qgd充放电,因此漏源或集射电压发生主要转换。12

成立条件 硬开关且功率端电压显著变化;平台电压和Qgd随工作点变化

公式

30纳库米勒电荷在30纳秒内转换需要约1安电流

教学例区分平均栅驱动电流很小与Miller区峰值电流很大这两个尺度。12

Ig≈Qgd/Δt=30 nC/30 ns=1 A

Ig
Miller阶段平均栅电流,单位 A

成立条件 Qgd=30 nC;目标Miller时间30 ns;近似恒定栅电流

例题:动手算一次教学假设,可复算

若Qgd为30 nC,希望在30 ns内完成主要漏极电压转换,所需平均栅电流约多少?

已知

  1. Qgd=30 nC
  2. Δt=30 ns

步骤

  1. Ig=Q/Δt,由电荷定义得到阶段平均电流。
  2. Ig=30×10⁻⁹/30×10⁻⁹=1 A,代入相同数量级单位。
结果 约1 A。

驱动器与回路要提供瞬时安培级能力。

不能外推到 真实电流随平台、阻抗和寄生变化,不能由此单值预测dv/dt。

速度与寄生

机制

驱动速度由总回路阻抗和电荷共同决定

驱动器输出阻抗、外部栅阻、内部栅阻与走线电感共同限制栅电流,不能只按驱动器标称峰值电流判断边沿。12

成立条件 驱动回路完整建模;使用源电流与灌电流各自阻抗

机制

共源电感会移动器件看到的栅源电压

功率电流在共享源极或发射极电感上的L·di/dt叠加到驱动参考,可能减慢开通、加重振铃或造成误关断。12

成立条件 驱动与功率回路共享导体;高速di/dt

机制

dv/dt可经Crss注入栅极造成误导通

半桥对侧开关节点快速变化时,位移电流经栅漏电容流入关断栅极,若下拉阻抗不足便可能越过阈值。12

成立条件 半桥或高共模开关节点;关断器件Crss和栅回路已知

开关折中

边界

更小栅阻不是无代价的低损耗方案

减小Rg可缩短电压电流重叠,却通常提高dv/dt、di/dt、过冲、振铃、二极管恢复电流和EMI。12

成立条件 其他驱动电压和布局不变;比较同一V/I/Tj工作点

高侧与隔离

边界

自举高侧供电依赖刷新机会

自举电容需在开关节点足够低时补充电荷,持续高占空比、启动状态、静态电流和压降可能使高侧欠压。12

成立条件 自举供电高侧驱动;刷新路径和最大导通时间明确

边界

隔离额定电压不能替代CMTI和时序核查

隔离驱动在高速共模跃迁下还需保持逻辑正确,并满足传播延迟、通道失配、爬电距离和隔离电源瞬态要求。12

成立条件 高侧或安全隔离;按目标dv/dt和工作电压验证

保护

机制

UVLO防止驱动不足时的高损耗半导通

当驱动电源低于规定门限时,欠压锁定强制关断,避免器件在栅压不足、导通电阻或压降过高的区域承载大电流。12

成立条件 UVLO阈值与器件栅压要求匹配;上电和掉电状态均定义

边界

短路保护必须核算完整响应时间

DESAT或过流检测的消隐、比较、隔离、逻辑和软关断延迟之和必须小于目标VDC与初始Tj下的器件短路耐受时间。12

成立条件 采用具体数据手册SCSOA;故障回路和检测阈值实测

系统协同

关联

死区同时影响直通风险和反向导通损耗

死区过短可能使上下管重叠导通,过长则使体二极管或GaN第三象限承载更久,增加恢复或反向压降损耗。12

成立条件 半桥换向;包含传播延迟失配和温度漂移

出处

2 份资料 · 2 处引用
  1. 1

    Fundamentals of MOSFET and IGBT Gate Driver Circuits (Rev. A)

    查看这个来源 →
  2. 2