跳到正文
半导体开放世界

SiC 与 GaN 宽禁带功率器件

SiC and GaN Wide-Bandgap Power Devices(WBG / SiC MOSFET / GaN HEMT)也称 宽禁带功率半导体、碳化硅MOSFET、氮化镓HEMT、SiC MOS、GaN FET、2DEG

SiC和GaN利用高临界电场把高压漂移区做得更薄、更高掺杂,从器件层降低导通与电荷,但SiC垂直MOSFET和GaN横向HEMT的沟道、反向导通、驱动与可靠性边界并不相同。

报告问题

速览

约 1 分钟

宽禁带不是‘在所有场景都更好’。SiC MOSFET适合高压、高温与硬开关,具有MOS栅和体二极管;GaN HEMT以AlGaN/GaN界面的二维电子气形成横向通道,开关电荷小且没有硅MOS式体二极管,但栅压窗口、第三象限压降、布局和dv/dt更敏感。

系统理解

约 3 分钟

材料层面,高临界击穿场允许同一耐压下使用更薄、更高掺杂漂移区,降低漂移电阻;较宽禁带降低高温本征载流子,SiC较高热导率有利于传热。但迁移率、介电常数、缺陷、晶圆尺寸、界面与封装决定实际器件,不能只用材料表排序产品。

SiC功率器件通常是垂直MOSFET:栅氧化物控制反型沟道,漂移区承担高压,p-n结形成体二极管。它可高速切换并承受高温,但SiC/SiO2界面态影响沟道迁移率和阈值,栅氧可靠性、短路时间、体二极管双极退化、Kelvin源极和寄生电感必须验证。

GaN功率HEMT多为横向器件,极化在AlGaN/GaN界面形成高密度二维电子气。耗尽型天然常开;p-GaN等增强型或cascode方案实现系统常关。GaN无硅MOS式体二极管,反向电流由沟道第三象限导通,死区过长会因较高反向压降增加损耗;cascode中的硅MOS又会引入体二极管和额外寄生。

器件选型应以拓扑和任务剖面比较总损耗、磁件缩小、EMI、驱动隔离、短路/雪崩能力、热阻、封装爬电与成本。双脉冲测试必须在目标V/I/Tj/Rg/回路下进行;更快dv/dt只有在过冲、共模电流、误导通和绝缘系统仍合格时才是收益。

承接能带、击穿、MOSFET与异质结,向后连接功率MOSFET/IGBT替代、栅极驱动、封装寄生、EMI、结温、可靠性和能源应用。

公式提示

开关损耗可用Psw≈fs(Eon+Eoff)作系统起点,反向死区损耗近似Prev≈Vrev·I·tdead·fs;两者必须使用对应SiC/GaN结构、温度和回路实测量。

关键参数

关键参数
参数单位含义
Eg、Ecrit、μ与热导率eV / V·m⁻¹ / cm²·V⁻¹·s⁻¹ / W·m⁻¹·K⁻¹给出材料潜力而非产品结论
RDS(on)、Qg、Qoss与Eon/EoffΩ / C / J决定系统导通和开关损耗
VGS窗口、阈值与共源电感V / H决定驱动鲁棒性
第三象限压降、Qrr与死区V / C / s区分SiC体二极管和GaN沟道反向导通
dv/dt、短路、Tj与可靠性V/s / s / °C / FIT定义高速与寿命边界

常见误区

  • 把SiC和GaN当成同一种器件结构
  • 认为宽禁带器件在任何电压功率成本下都优于硅
  • 认为GaN没有体二极管就没有第三象限损耗
  • 只追求最快dv/dt而忽略共模电流和误导通
  • 用材料理论临界场直接替代产品SOA与可靠性数据

工程深入

12 条结论 · 1 道例题

材料到器件

机制

高临界电场允许更薄更高掺杂的高压漂移区

同等阻断电压下,SiC和GaN的材料潜力可降低漂移区厚度与电阻,但实际器件仍受沟道、接触和缺陷限制。12

成立条件 比较相近耐压与结构;不把理论材料极限当产品规格

边界

材料参数不能单独决定系统优劣

迁移率、界面态、衬底、晶圆缺陷、封装、驱动、磁件、EMI、冷却与成本会改变理论优势能否实现。12

成立条件 比较完整系统BOM与任务剖面;器件代际和封装明确

SiC MOSFET

定义

SiC功率MOSFET仍是栅氧控制的垂直多数载流子器件

它以MOS沟道控制纵向电流并由漂移区阻断高压,不能因材料不同而忽略阈值、栅氧和体二极管。12

成立条件 增强型SiC MOSFET;非SiC JFET或双极器件

边界

SiC栅氧和界面态仍是可靠性边界

SiC/SiO2界面态影响沟道迁移率和阈值稳定,栅压窗口、负偏、温度与开关循环需按具体技术验证。12

成立条件 使用产品规定VGS窗口;包含寿命和温度

机制

SiC外部栅阻调节速度、振铃和损耗

减小Rg可提高dv/dt并降低部分开关能量,但寄生电感会增加过冲、EMI与误导通风险。12

成立条件 双脉冲工作点固定;栅与功率回路寄生已知

GaN HEMT

定义

GaN HEMT以异质结二维电子气形成横向通道

AlGaN/GaN极化在界面聚集高密度电子,栅极调制2DEG连接源漏,而非依靠硅MOS反型沟道。13

成立条件 典型横向GaN功率HEMT;具体层结构因厂商而异

边界

耗尽型和增强型GaN的默认状态相反

传统2DEG结构可天然常开,p-GaN等增强型或cascode方案用于获得系统常关,但驱动与寄生代价不同。13

成立条件 识别器件结构;不能只看GaN材料名称

反向导通

机制

GaN无体二极管但可第三象限沟道导通

反向电流使栅漏电压达到阈值后通道自换向;关断栅压时反向压降可能高于硅体二极管。13

成立条件 横向GaN FET;反向电流和栅压定义一致

边界

GaN零反向恢复电荷不等于零死区损耗

没有少数载流子Qrr可降低硬换向损耗,但死区期间仍有第三象限压降和输出电荷换向。13

成立条件 区分Qrr与Qoss;死区和负载电流已知

系统实现

边界

更高dv/dt必须与共模和绝缘系统联合签核

快速边沿可降低重叠损耗,却通过寄生电容产生共模电流并加重EMI、隔离器瞬态抗扰和电机轴承应力。12

成立条件 包含封装与PCB寄生;检查系统EMC和绝缘

关联

WBG收益需从器件扩展到磁件冷却和封装

更高频只有在磁件、滤波器、散热和布局同步优化时才转化为功率密度,直接替换硅器件未必最优。12

成立条件 系统重新优化;比较相同输出与合规条件

系统损耗

公式

每次总开关能量200微焦、100千赫时开关损耗为20瓦

教学例说明低单次能量乘以高频率后仍可能成为主要热源。12

Psw=fs(Eon+Eoff)=10⁵·200×10⁻⁶=20 W

Psw
周期平均开关损耗,单位 W

成立条件 Eon+Eoff=200 μJ;fs=100 kHz;工作点不随周期变化

例题:动手算一次教学假设,可复算

某SiC/GaN开关在目标条件下Eon+Eoff为200 μJ、频率100 kHz,平均开关损耗?

已知

  1. Esw=200 μJ
  2. fs=100 kHz

步骤

  1. 200 μJ=200×10⁻⁶ J,换算能量单位。
  2. P=200×10⁻⁶×100×10³=20 W,单次能量乘每秒次数。
结果 20 W。

高频设计必须把实测开关能量纳入热预算。

不能外推到 未含导通、反向死区、驱动、磁件、温度和软开关影响。

出处

3 份资料 · 3 处引用
  1. 1

    功率半导体器件:封装、测试和可靠性

    查看这个来源 →
  2. 2
  3. 3

    Does GaN Have a Body Diode? Understanding Third-Quadrant Operation

    查看这个来源 →