跳到正文
半导体开放世界

GaN 异质外延与衬底缓冲工程

GaN Heteroepitaxy, Substrate and Buffer Engineering（GaN-on-Si / AlN Buffer / 2DEG / Dynamic RDS(on)）也称 GaN异质外延、GaN-on-Si、GaN缓冲层、AlN成核层、电流崩塌、动态导通电阻、垂直GaN

GaN功率外延用衬底、成核/缓冲层、应力与电场工程共同建立可制造异质结构，其缺陷和陷阱历史会进入二维电子气、动态导通电阻与可靠性。

专深出处 4 份资料
报告问题

速览

约 1 分钟

硅、蓝宝石、SiC和GaN衬底分别提供成本、尺寸、热、晶格与缺陷折中。异质外延必须同时处理晶格失配与热膨胀失配，AlN和渐变缓冲层还承担成核、应力、电隔离与高压场管理；它们不是没有电学后果的机械垫层。

系统理解

约 3 分钟

GaN异质外延先在非GaN衬底上建立成核和缓冲结构。晶格失配决定初始应变与位错形成，冷却时的热膨胀失配决定残余拉压应力和裂纹/翘曲风险，两者必须分开。Si衬底尺寸和产业基础有利，但GaN/AlN/Si界面反应、空洞和热失配需由层结构与工艺抑制；SiC提供更好热路径但成本不同，蓝宝石绝缘却导热较弱。

AlN成核、超晶格、渐变AlGaN和掺杂缓冲可调应力、位错传播和电隔离，同时也引入界面、深能级和泄漏路径。AlGaN/GaN极化在界面形成二维电子气；常关状态还需p-GaN、栅凹槽、MIS栅、GIT或cascode等具体架构，不能把一种方法写成唯一方案。

高压关断可把电子俘获到表面、界面或缓冲陷阱，恢复导通后若释放较慢，会表现为动态RDS(on)增加或电流崩塌。读数依赖漏极应力、栅偏、温度、应力时间、恢复延迟和测试脉宽；静态RDS(on)正常不能排除动态陷阱，动态升高也不能在没有时间和位置证据时唯一归因某层。

早期教材把GaN绝对描述为不能做垂直器件已不成立。当前主流GaN-on-Si功率器件仍多采用横向结构，但GaN-on-GaN同质外延正在支持垂直高压器件；结构判断必须写明衬底、外延和器件代际。

承接晶体结构、异质结和外延，向后连接GaN HEMT、栅极驱动、动态导通电阻和功率循环诊断。

公式提示

一阶晶格失配可写f=(alayer−asubstrate)/asubstrate；真实异质外延还受取向、松弛、位错、组分、厚度与热应力影响。

关键参数

关键参数
参数单位含义
衬底材料、晶向与直径— / mm限定成本、热、晶格和制造平台
晶格失配与热膨胀失配% / K⁻¹分别决定成核应变和冷却残余应力
成核/缓冲层厚度、组分与掺杂nm–µm / % / cm⁻³控制应力、隔离、陷阱和泄漏
位错、裂纹、翘曲与界面空洞cm⁻² / mm / µm连接外延质量与良率
动态RDS(on)应力和测量时序V / s / µs / %区分陷阱历史和测试伪差

常见误区

  • 把缓冲层理解为无电学作用的机械过渡层
  • 把晶格失配和热失配合并为一个数
  • 认为所有GaN器件都只能横向
  • 把栅凹槽视为唯一常关方案
  • 由一次动态RDS(on)升高直接定位某层陷阱

工程深入

12 条结论 · 1 道例题

外延类型

定义

异质外延与同质外延由衬底材料是否为GaN区分

GaN-on-Si、GaN-on-SiC和GaN-on-sapphire是异质外延，GaN-on-GaN为同质外延，缺陷和成本边界不同。12

成立条件 衬底和外延层明确；不以器件横纵结构替代外延分类

衬底选择

边界

硅SiC蓝宝石和GaN衬底提供不同折中

尺寸成本、导热、绝缘、晶格匹配和缺陷密度必须联合比较，材料名称不能给出绝对优先级。12

成立条件 应用电压与热路径明确；比较同一工艺代际

应变

边界

晶格失配与热膨胀失配是两个不同问题

前者影响成核应变和位错，后者在生长后冷却时形成残余应力、裂纹和翘曲。13

成立条件 温度历史已知；晶向和松弛状态明确

缓冲层

机制

AlN与渐变缓冲层共同调节成核应力和位错传播

层厚、组分和界面顺序改变应力分配与缺陷演化，缓冲设计不能只按总厚度描述。13

成立条件 层结构和退火历史完整；界面反应可监测

关联

缓冲层同时承担电隔离和高压场管理

掺杂与深能级可抑制缓冲泄漏，却也可能成为俘获和动态RDS(on)来源，机械与电学设计不可分离。14

成立条件 关断电场分布已知；动态测试时序固定

界面

机制

GaN AlN硅界面反应和空洞可成为向上延伸的缺陷起点

衬底表面、成核温度与材料反应会影响界面连续性，不能把缓冲层看成无反应垫层。13

成立条件 GaN-on-Si体系；纳米结构证据不直接外推所有量产层

器件结构

边界

横向GaN-on-Si的广泛采用不等于GaN不能做垂直器件

GaN-on-GaN同质外延可支持垂直高压器件，结构结论必须绑定衬底、外延和产品代际。12

成立条件 区分产业采用与物理可能性；避免教材旧结论绝对化

二维电子气

机制

AlGaN GaN极化不连续可在界面形成二维电子气

极化电荷和能带弯曲聚集高密度电子，形成横向HEMT通道；实际密度仍受层结构、应变与表面状态影响。13

成立条件 典型AlGaN/GaN异质结；器件层结构明确

常关架构

边界

常关GaN可由多种栅极和级联架构实现

p-GaN、栅凹槽、MIS、GIT和cascode的驱动窗口、寄生和失效机制不同，栅凹槽不是唯一答案。14

成立条件 器件架构已知；按数据手册定义端口

动态电阻

机制

表面界面与缓冲陷阱可共同造成电流崩塌

高压关断历史俘获电子，恢复导通后缓慢释放会暂时升高RDS(on)，不能由一个读数唯一定位陷阱层。14

成立条件 偏置历史可复现；温度和测量延迟固定

动态测试

边界

动态RDS(on)必须同时报告应力和测量时序

漏极应力、栅偏、应力时间、恢复延迟、脉宽、温度和钳位都会改变结果，静态值不能替代。14

成立条件 测量链带宽与钳位已验证；同一参考温度

失配估算

公式

GaN相对AlN的一阶面内晶格失配约百分之二点五

该例只展示失配定义，不预测实际位错密度或应力。13

f=(3.189−3.112)/3.112≈0.0247=2.47%

f
一阶晶格失配，单位 %

成立条件 使用同一晶向晶格常数；未考虑松弛和温度

例题：动手算一次教学假设，可复算

取aGaN=3.189 Å、aAlN=3.112 Å，一阶失配是多少？

已知

  1. aGaN=3.189 Å
  2. aAlN=3.112 Å

步骤

  1. Δa=0.077 Å，计算晶格常数差。
  2. f=0.077/3.112≈2.47%，以AlN为参考。
结果 约2.47%。

说明异质界面需要应变与缺陷管理。

不能外推到 真实外延受取向、温度、厚度、组分、松弛、位错和热应力共同控制。

出处

4 份资料 · 4 处引用
  1. 1

    彩色图解入门功率半导体基础与工艺精讲（原书第3版）

    佐藤淳一

    查看这个来源 →
  2. 2

    Deep-UV Photoemission Electron Microscopy for Imaging Nanoscale Heterogeneity and Defects in GaN

    National Institute of Standards and Technology · 2023

    查看这个来源 →
  3. 3

    Selective Area Growth and Structural Characterization of GaN Nanostructures on Si(111) Substrates

    National Institute of Standards and Technology · 2018

    查看这个来源 →
  4. 4

    Performance Degradation of GaN HEMTs Under Accelerated Power Cycling Tests

    Chi Xu, Fei Yang, Enes Ugur, Shi Pu, Bilal Akin · 2018

    查看这个来源 →