SiC 衬底与外延缺陷资格
SiC Substrate and Epitaxy Defect Qualification（TSD / BPD / Micropipe / Epi）也称 SiC外延缺陷、SiC衬底缺陷、微管、基面位错、穿通位错、三角缺陷
SiC衬底缺陷、抛光损伤与外延工艺可传播、转换或新生不同缺陷，只有把空间位置、类型和器件电场关联起来才能判断其是否为杀手缺陷。
速览
约 1 分钟微管、穿通螺位错、基面位错、穿通刃位错、生长坑、三角缺陷和台阶聚集不是同义词。它们对漏电、击穿、双极退化或良率的作用取决于芯片面积、结终端和高场位置；平均缺陷密度相同的两片晶圆，也可能因空间聚集不同产生完全不同的芯片良率。
系统理解
约 2 分钟体晶缺陷进入切片与表面加工后形成衬底初始条件。微管是具有空心芯的宏观缺陷，穿通螺/刃位错和基面位错具有不同线方向与伯格斯矢量，不能只按显微图形命名。抛光划伤、亚表面损伤、颗粒和偏切误差还会改变外延成核与台阶流。
CVD外延中的温度、C/Si比、流量、压力和台阶密度共同影响生长坑、三角缺陷与台阶聚集。衬底缺陷可能穿透、弯折、转换或在外延中终止，外延也可能新生缺陷；因此来料图与外延后同坐标图比单次平均值更有诊断力。
缺陷是否致命取决于器件。位于高场终端、栅氧下或主电流路径的缺陷可能显著提高漏电或降低击穿；基面位错在发生双极注入时可驱动堆垛层错扩展，而纯单极工作下影响可能不同。所谓killer defect必须由版图命中、电学异常和物理定位闭合。
X射线形貌适合晶圆级位错与应变分布，PL/CL观察复合与堆垛层错响应，化学刻蚀显示位错出露，AFM测台阶形貌，器件I-V和失效分析给出功能后果。各方法灵敏度不同，应保存坐标、检出限和分类规则。
承接SiC体晶、切磨抛与外延，向后连接SiC MOSFET高场设计、可靠性和失效定位。
公式提示
关键参数
| 参数 | 单位 | 含义 |
|---|---|---|
| 微管、TSD/TED/BPD密度与空间图 | cm⁻² | 区分缺陷类型和芯片命中 |
| 外延厚度、掺杂与均匀性 | µm / cm⁻³ / % | 定义耐压层与电场背景 |
| 偏切角、台阶高度与粗糙度 | ° / nm | 控制台阶流和表面形貌 |
| 生长坑、三角缺陷和聚集面积 | cm⁻² / mm² | 关联外延过程和版图 |
| 击穿、漏电与双极应力历史 | V / A / s | 验证缺陷的器件后果 |
常见误区
- 把微管和所有螺位错视为同一缺陷
- 认为外延会自动消除衬底缺陷
- 用平均缺陷密度直接推算所有芯片良率
- 把形貌缺陷一律判为电学杀手
- 忽略基面位错对双极注入历史的依赖
工程深入
12 条结论 · 1 道例题缺陷分类
双极退化
表面输入
外延过程
传播转换
杀手缺陷
计量
空间统计
资格闭环
理想良率
零点二五平方厘米芯片在零点二每平方厘米随机杀手缺陷下理想良率约百分之九十五点一
该例展示面积和密度的指数关系，不代表真实SiC缺陷良率。34
- Y
- 理想无命中良率，单位 %
成立条件 独立随机缺陷；每次命中均致命
例题：动手算一次教学假设，可复算
芯片面积0.25 cm²，随机杀手缺陷密度0.2 cm⁻²，理想良率？
已知
- A=0.25 cm²
- D=0.2 cm⁻²
步骤
- AD=0.05，计算平均命中数。
- Y=e^-0.05≈0.951，Poisson零命中概率。
面积或密度增加都会降低零命中概率。
不能外推到 真实缺陷会聚集、分型并具有电场和版图选择性，需用空间数据和实测良率校准。
出处
4 份资料 · 4 处引用- 1
Reliability and Performance Limitations in SiC Power Devices
- Publication §Abstract，micropipes, dislocations, epitaxial defects and stacking-fault expansion 支持：微管与闭芯穿通螺位错不是同一类别；基面位错可在双极注入下促使堆垛层错扩展；衬底缺陷可穿透转换终止而外延也可新生缺陷；杀手缺陷由位置结构和工作电场共同定义；缺陷资格需要来料外延电测和失效分析同坐标闭环
- 2
彩色图解入门功率半导体基础与工艺精讲（原书第3版）
- 第 10 章，第 160–178 页 支持：微管与闭芯穿通螺位错不是同一类别；TSD TED和BPD具有不同线方向与器件后果；基面位错可在双极注入下促使堆垛层错扩展；抛光损伤与偏切会改变外延台阶流和形貌缺陷；温度C硅比和台阶密度共同决定外延形貌；平均缺陷密度会隐藏中心边缘差异和聚集
- 3
Studies of the Distribution of Elementary Threading Screw Dislocations In 4H Silicon Carbide Wafer
- Publication §Abstract，PVT-grown 3-inch 4H-SiC and X-ray topography 支持：TSD TED和BPD具有不同线方向与器件后果；X射线形貌用于晶圆级位错应变空间映射；PL CL刻蚀和AFM观察的是不同缺陷响应；平均缺陷密度会隐藏中心边缘差异和聚集；零点二五平方厘米芯片在零点二每平方厘米随机杀手缺陷下理想良率约百分之九十五点一
- 4
Process-Induced Morphological Defects in Epitaxial CVD Silicon Carbide
- NTRS record and paper §§defect observations and process origins 支持：抛光损伤与偏切会改变外延台阶流和形貌缺陷；温度C硅比和台阶密度共同决定外延形貌；衬底缺陷可穿透转换终止而外延也可新生缺陷；杀手缺陷由位置结构和工作电场共同定义；X射线形貌用于晶圆级位错应变空间映射；PL CL刻蚀和AFM观察的是不同缺陷响应；缺陷资格需要来料外延电测和失效分析同坐标闭环；零点二五平方厘米芯片在零点二每平方厘米随机杀手缺陷下理想良率约百分之九十五点一