Flash 存储器
Flash Memory（Flash）也称 闪存、非易失性存储器、NAND Flash、NOR Flash、浮栅存储器、3D NAND、flash memory
把电子或陷阱电荷保存在与沟道绝缘的存储层中，以阈值电压窗口表示数据，断电仍可保持，但编程、擦除、读取粒度和有限耐久度必须由控制器管理。
速览
约 1 分钟Flash单元通过浮栅或电荷俘获层改变MOS晶体管阈值电压。读取用较低电压判断单元是否导通；编程和擦除用隧穿或热电子等高场机制改变存储电荷。NAND追求高密度和页式读写，NOR偏向随机读取与代码执行，两者都不能像SRAM那样逐位高速、无限次改写。
系统理解
约 3 分钟Flash属于非易失存储：电荷存储层被绝缘介质包围，断电后仍能在规定条件和年限内保持电子分布。存储电荷通过电容耦合改变沟道阈值电压，读电路在不会明显改写电荷的偏置下判断单元导通状态。浮栅是导电存储层，电荷俘获结构则把电子限制在介质陷阱中；二者的擦写、保持和三维集成边界不同。
编程和擦除不是普通逻辑翻转。高电场可通过Fowler-Nordheim隧穿或沟道热电子等机制注入/移除电子，所需电压通常由片上电荷泵产生。单元状态受脉冲幅度、宽度、耦合、温度和历史影响，实际控制器采用逐步脉冲与校验把阈值分布推入目标窗口。擦除通常以块为粒度，编程以页或更小编程单元进行，读取则以页和感放并行为主。
NOR单元并联接入位线，适合较高随机读取和代码存储；NAND把多个单元串联成字符串，以更小接触开销和页级并行获得高密度，但读写依赖串选择、通过电压与页面管理。多比特单元用多个阈值窗口保存2位或更多数据，提高位密度的同时缩小相邻状态间隔，使噪声、漂移、耦合、读扰动和编程误差更难容忍。3D NAND转向垂直通道和多层堆叠，以增加层数替代持续缩小平面单元间距。
高场擦写会在隧穿介质中生成缺陷，导致阈值漂移、保持退化和最终耐久度耗尽；邻近单元还会受到编程、读取和擦除扰动。控制器因此需要坏块管理、磨损均衡、纠错码、刷新/重写、垃圾回收和掉电保护。标称容量、接口速率或SLC/MLC/TLC/QLC名称都不能单独代表有效性能与寿命，必须结合工作负载、写放大、保留温度和剩余寿命判断。
承接MOSFET、栅介质与阵列电路，向上连接MCU程序存储、SSD/嵌入式存储、控制器、纠错、可靠性以及3D NAND制造。
公式提示
关键参数
| 参数 | 单位 | 含义 |
|---|---|---|
| 阈值窗口与状态分布 | V | 决定可区分状态数、读参考和原始误码率 |
| 页/块/字符串组织 | B | 限定读取、编程、擦除和垃圾回收的最小操作粒度 |
| 擦写寿命与数据保持 | cycle / year | 必须绑定温度、状态数、错误率和剩余寿命条件 |
| 原始误码率与ECC能力 | — | 控制器可纠正范围必须覆盖老化、扰动和分布漂移后的尾部错误 |
| 写放大与有效带宽 | — | 主机写入量与介质实际编程量的差异决定性能、寿命和容量预留 |
常见误区
- 把Flash等同于任何非易失存储，忽略它只是NVM的一类主流实现
- 认为写入和擦除都能像SRAM一样逐字节、等延迟完成
- 认为断电保持等于永久保存，且与温度、寿命和历史无关
- 认为NAND与NOR只是接口差异，而非阵列连接、读取与应用边界不同
- 认为多比特单元只增加容量，不会缩小阈值窗口并增加纠错负担
- 认为3D NAND只是在平面Flash上简单叠片，与垂直通道制造无关
工程深入
16 条结论 · 4 道例题定义与电荷存储
存储电荷与控制耦合共同决定阈值移动
在简化电容模型中，存储层电荷变化除以对沟道有效的耦合电容给出阈值移动的量级；实际器件还含控制栅、源漏和衬底的多端耦合。12
ΔVTH ≈ −ΔQstorage / Ccouple
- ΔVTH
- 单元阈值电压变化，单位 V
- ΔQstorage
- 存储层电荷变化，单位 C
- Ccouple
- 存储层对沟道的有效耦合电容，单位 F
成立条件 忽略陷阱空间分布、泄漏和量子效应；表达式符号需按电子电荷与阈值定义确定
例题：动手算一次教学假设，可复算
若教学模型中存储层增加−20 fC电子电荷，有效耦合电容为10 fF，阈值电压移动量级是多少？
已知
- ΔQstorage=−20 fC=−20×10⁻¹⁵ C
- Ccouple=10 fF=10×10⁻¹⁵ F
- 采用本页的电荷与阈值符号约定
步骤
- ΔVTH≈−(−20×10⁻¹⁵)/(10×10⁻¹⁵)，把电荷变化代入简化耦合模型
- ΔVTH≈+2.0 V，电子电荷增加使该符号约定下的开启阈值升高
读出并不是直接数电子，而是通过存储电荷造成的阈值窗口变化判断状态。
不能外推到 这是单一有效电容的量级估算，不能替代多端电容网络、陷阱分布、短沟道和实际读电流模型。
编程、擦除与读取
阵列与多比特
NOR与NAND的核心差异是单元连接和访问方式
NOR单元较独立地并联接入位线，便于随机读取与代码取指；NAND把许多单元串联成字符串以摊薄接触和提高密度，访问需同时控制选通管、选中字线与未选字线通过电压。1
成立条件 具体接口和缓存可改变外部表现；不能只用名称推断所有产品延迟与耐久度
状态数增加会压缩相邻阈值分布的容错窗口
固定可用阈值范围被分成更多状态后，相邻分布间隔变小，工艺离散、编程误差、电荷损失、耦合、温度和读噪声更容易造成重叠，因而需要更精细的校验与更强纠错。12
Nstate = 2ᵇ；ΔVideal ≈ Vwindow / (Nstate − 1)
- b
- 每单元存储位数，单位 bit/cell
- Nstate
- 需要区分的阈值状态数
- Vwindow
- 教学模型中的总阈值中心范围，单位 V
- ΔVideal
- 忽略分布宽度与保护带的理想中心间隔，单位 V
成立条件 可用窗口和分布形状随代际、材料与老化而变；标称每单元位数不能单独预测寿命
例题：动手算一次教学假设，可复算
若教学模型可用阈值中心范围为6 V，TLC与QLC在忽略分布宽度和保护带时的理想相邻中心间隔分别是多少？
已知
- Vwindow=6 V
- TLC：b=3
- QLC：b=4
- 状态中心等间距，仅比较几何压缩趋势
步骤
- TLC：Nstate=2³=8，ΔVideal=6/(8−1)=0.857 V，8个状态之间有7个中心间隔
- QLC：Nstate=2⁴=16，ΔVideal=6/(16−1)=0.400 V，16个状态把同一范围切成15个中心间隔
从TLC增加到QLC时，理想间隔已减半以上；真实分布还占据宽度并需要保护带，所以误码与校准压力更大。
不能外推到 真实阈值状态通常不等距，擦除态、分布尾部、读参考和编码均依产品；本例不能预测实际错误率或寿命。
逐步脉冲和校验把阈值推进目标窗口
编程控制可施加递增脉冲并在脉冲间读取校验，达到目标窗口后停止，使不同初始状态和器件差异的单元收敛；脉冲过大虽快却会增大过编程和分布展宽。1
成立条件 ISPP步长、并行度和校验规则由具体产品决定；编程算法还需抑制邻近单元扰动
耐久度、保持与纠错
高场擦写生成介质缺陷并限制耐久度
电子反复穿越隧穿介质会产生或激活陷阱与局部泄漏路径，改变编程和擦除后的阈值分布；循环次数增加到一定程度后，窗口重叠可能超过纠错能力。12
Life(day) ≈ NPE · Cphysical / (WA · Whost/day)
- NPE
- 教学模型中的可用擦写循环数，单位 cycle
- Cphysical
- 参与均衡的物理Flash容量，单位 B
- WA
- 写放大系数
- Whost/day
- 主机每天写入量，单位 B/day
- Life
- 只按均匀介质磨损估算的天数，单位 day
成立条件 耐久度是统计分布且依温度、脉冲和状态数；额定循环数必须绑定产品规范与失效判据
例题：动手算一次教学假设，可复算
若教学设备有1.2 TB可参与磨损均衡的物理容量、可用循环数1000、写放大2.0，主机每天写入1 TB，纯介质写入预算可支撑多久？
已知
- Cphysical=1.2 TB
- NPE=1000 cycle
- WA=2.0
- Whost/day=1 TB/day
- 假设磨损完全均匀且容量单位前后一致
步骤
- 总物理写入预算=1000×1.2 TB=1200 TB，把每个物理位置的循环预算汇总
- 每天介质写入=2.0×1 TB=2 TB/day，主机写入经写放大转化为实际Flash编程量
- Life≈1200/2=600 day，总预算除以每天消耗
降低写放大或主机日写入量能近似按比例延长磨损预算，但实际产品寿命还受保留、坏块、ECC、温度和控制器策略约束。
不能外推到 该式不是质保模型，也不代表任一器件的真实P/E规格；磨损不均、容量单位、过量配置和寿命末期保持要求都会改变结果。
ECC、磨损均衡和刷新共同延长可用寿命
纠错码修正有限数量的原始比特错误，磨损均衡避免少数块过早耗尽，数据刷新或重写把漂移状态搬回健康块；这些机制只能管理误差预算，不能恢复已超过物理与编码极限的介质。1
成立条件 ECC强度、预留空间和管理策略依控制器；掉电一致性还需要日志、映射恢复或电源保护
垃圾回收会把小写入放大为更多介质编程
块擦除使控制器在回收空间时必须搬移仍有效的页，再擦除旧块并写入新数据；主机写入量小于介质实际写入量时，额外写入同时消耗带宽和擦写寿命。1
WA = WNAND / Whost
- WA
- 写放大系数
- WNAND
- Flash介质实际编程数据量，单位 B
- Whost
- 主机提交写入数据量，单位 B
成立条件 写放大依工作负载、空闲容量、映射粒度和回收策略；顺序写入也可能因内部并行与映射产生额外流量
例题：动手算一次教学假设，可复算
在一个教学观测窗口中，主机写入100 GB，但垃圾回收和有效页搬移使Flash介质实际编程250 GB，写放大是多少？
已知
- Whost=100 GB
- WNAND=250 GB
- 统计窗口与容量单位保持一致
步骤
- WA=WNAND/Whost=250/100=2.5，实际介质编程量除以主机可见写入量
主机每写入1 GB，介质平均要编程2.5 GB；额外1.5 GB会占用带宽并加速擦写预算消耗。
不能外推到 短窗口可能受缓存、延迟写回和后台回收影响；WA会随空闲容量、数据局部性、块状态和固件策略变化。
3D NAND与系统位置
出处
2 本教材 · 5 处引用- 1
半导体存储器件与电路
- 第 4 章 §§4.1–4.2.4，第 81–90 页 支持：Flash是可电擦写非易失存储的一类；绝缘存储电荷通过阈值电压表示数据；存储电荷与控制耦合共同决定阈值移动；高场隧穿或热电子负责改变存储电荷；读取使用低扰动偏置而不是重复擦写
- 第 4 章 §§4.3–4.4.2，第 91–106 页 支持：页编程与块擦除来自阵列和高场共享粒度；NOR与NAND的核心差异是单元连接和访问方式；多比特单元把更多数据编码进多个阈值窗口；状态数增加会压缩相邻阈值分布的容错窗口；逐步脉冲和校验把阈值推进目标窗口；垃圾回收会把小写入放大为更多介质编程
- 第 4 章 §§4.5–4.7.5，第 107–127 页 支持：高场擦写生成介质缺陷并限制耐久度；非易失不等于无限保持；ECC、磨损均衡和刷新共同延长可用寿命；3D NAND以垂直通道和层数扩展位密度
- 第 1 章 §§1.1–1.3，第 1–12 页 支持：Flash与SRAM、DRAM解决不同层级问题
- 2
Modern Semiconductor Devices for Integrated Circuits
- 第 6 章 §§6.16、6.16.3，第 238、242–244 页 支持：Flash是可电擦写非易失存储的一类；绝缘存储电荷通过阈值电压表示数据；存储电荷与控制耦合共同决定阈值移动；高场隧穿或热电子负责改变存储电荷；读取使用低扰动偏置而不是重复擦写；页编程与块擦除来自阵列和高场共享粒度；多比特单元把更多数据编码进多个阈值窗口；状态数增加会压缩相邻阈值分布的容错窗口；高场擦写生成介质缺陷并限制耐久度；非易失不等于无限保持；Flash与SRAM、DRAM解决不同层级问题