跳到正文
半导体开放世界

NAND 串偏置与编程抑制

NAND String Bias and Program Inhibit

从浮动沟道、自提升和通过电压窗口理解同页编程选择。

进阶出处 2 份资料
报告问题

速览

约 1 分钟

同一字线上的单元可以有不同写入结果，关键是各串的沟道电势不同。

系统理解

约 2 分钟

编程抑制针对同页不同位线；可编程串与抑制串采用不同沟道边界；自提升依赖电容耦合与隔离；直接高压位线抑制存在充电代价。

在Flash存储基础之后学习本细分主题，不重复页块操作、ISPP和多阈值概览。

关键参数

关键参数
参数单位含义
字线和沟道偏置—同时标明编程串、抑制串及隔离边界

常见误区

  • 提高通过电压只会改善编程抑制。
  • 浮动沟道可以忽略所有泄漏。

工程深入

12 条结论 · 1 道例题

偏置与选择

定义

编程抑制针对同页不同位线

同一选中字线承受编程脉冲，但部分位线对应的数据不应再被编程；这些串必须通过沟道偏置降低有效编程电场，而不是另换一根选中字线。12

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

机制

可编程串与抑制串采用不同沟道边界

可编程串的位线接地，使沟道维持低电势；抑制串先由位线预充，再在选通管隔离后保持为浮动节点。两种状态的差别不能仅用字线电压解释。12

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

机制

自提升依赖电容耦合与隔离

字线电压上升通过电容耦合抬高已隔离沟道的电势；如果沟道仍被低阻路径钳住，不能按浮动节点模型得到同样的提升。12

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

机制

直接高压位线抑制存在充电代价

直接将未编程位线充到较高电压可以抬高沟道，但大位线电容带来功耗和时间负担；自提升利用预充与耦合，不能把它理解成取消所有高压发生电路。12

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

机制

Vpass同时影响两类干扰

提高通过电压有利于抬高被抑制串的沟道、减轻编程干扰，却可能加重可编程串中未选单元的通过干扰，因此不能只追求更高Vpass。2

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

机制

编程干扰与通过干扰的位置不同

编程干扰关注选中字线上的受抑制单元；通过干扰关注低沟道电势串上受到通过电压的未选字线单元。诊断时应同时记录字线与位线坐标。2

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

提升边界

机制

读通过电压不是写通过电压

读取和编程的未选字线都需要导通串中其他单元，但两种操作的偏置目标与电场负担不同；不能把读操作的通过电压直接套到写入自提升。12

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

机制

局部自提升改变被隔离的沟道范围

通过关断相邻字线下的通道，可将选中位置附近沟道与其余串段分开；较小隔离区域改变电容耦合和电荷共享，必须与相应偏置时序一起理解。12

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

机制

局部方案还受载流子干扰约束

局部提升不只是理想耦合比例的提高；边界处的强电场和热载流子注入可能形成新的干扰机制，不能由更高沟道电势直接推出更高可靠性。2

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

机制

选择管泄漏会破坏浮动沟道

被抑制沟道的电势必须在编程脉冲期间保持；选择管泄漏会释放提升电荷并增加编程干扰，因而隔离器件不能被当作永远理想断路。2

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

公式

均匀电容模型可分离字线平均偏置与耦合比

忽略选择管、初始电荷和漏电，且各单元电容相同时，沟道提升由全部字线电压的平均值乘以耦合比给出；它是静电教学近似，不是完整编程瞬态解。1

Vch≈κ(N−1)Vpass+VpgmN,κ=CcellCcell+CsubV_{\mathrm{ch}}\approx\kappa\frac{(N-1)V_{\mathrm{pass}}+V_{\mathrm{pgm}}}{N},\quad\kappa=\frac{C_{\mathrm{cell}}}{C_{\mathrm{cell}}+C_{\mathrm{sub}}}
Vch ≈ κ[(N−1)Vpass + Vpgm]/N，κ = Ccell/(Ccell + Csub)
Vch
模型中的沟道提升电势，单位 V
κ
均匀单元电容耦合比，单位 1
N
同一浮动区域参与耦合的字线数，单位 1
Vpass、Vpgm
未选与选中字线的施加电压，单位 V
Ccell、Csub
单元等效栅沟道电容与沟道衬底电容，单位 F

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

例题：动手算一次教学假设，可复算

该静电模型的沟道电势和选中字线到沟道的电压差是多少？

已知

  1. 教学假设N=32，κ=0.8，Vpass=10 V，Vpgm=20 V。
  2. 忽略漏电、初始沟道电荷与选择管电容。

步骤

  1. Vch = 0.8×(31×10+20)/32 = 8.25 V，按全部参与字线平均偏置计算。
  2. Vpgm−Vch = 20−8.25 = 11.75 V，只求电势差，不将它直接当成隧穿介质电压。
结果 Vch≈8.25 V，字线到沟道电势差≈11.75 V。

提升沟道降低有效编程驱动，但实际隧穿场仍取决于叠层电容和电荷。

不能外推到 教学电容模型不预测编程速度、通过干扰概率或实际器件安全窗口。

机制

非对称提升保留部分串段

一种折中方案只关断选中位置一侧的字线，从而减少参与共享的串段；其提升取决于剩余连通区域，不能把总字线数原样代入局部模型。1

成立条件 偏置极性和选择管名称依具体阵列约定；示意电压不是使用规格。

出处

2 份资料 · 18 处引用
  1. 1

    半导体存储器件与电路

    余诗孟

    查看这个来源 →
  2. 2

    Reliability of NAND Flash Memories: Planar Cells and Emerging Issues in 3D Devices

    Alessandro Spinelli et al. · 2017

    查看这个来源 →