存储层次与数据供给

先从CPU的命中、未命中和局部性理解为何需要缓存，再进入6T SRAM的双稳态、读写扰动、噪声裕量与阵列外围。

1. 1CPU基础按照指令集架构取指、译码、执行并更新体系结构状态，同时通过存储与I/O系统完成通用程序计算和控制的可编程处理单元。
2. 2SRAM进阶用交叉耦合反相器的两个稳定状态保存一位数据，在供电存在时无需刷新，以较大的单元面积换取低延迟和易于嵌入逻辑工艺的片上存储。

用1T1C、电荷共享、刷新和行缓冲理解DRAM，再把HBM放回TSV、宽I/O、供电、热与良率的先进封装边界。

1. 3DRAM基础以访问晶体管和存储电容保存一位电荷状态、通过位线微小电压差感知并周期刷新，因此用读写时序与刷新代价换取高位密度的易失性随机存储器。
2. 4先进封装进阶通过高密度横向或垂直互连，把多个裸片、晶圆、无源器件和不同工艺平台集成为一个系统级封装的技术集合。
3. 5GPU基础以大量并行执行资源和高吞吐存储系统同时处理许多相似工作项，并通过图形或通用计算编程模型接受任务的吞吐型处理器。

从阈值电压与高场擦写进入NOR/NAND、页块粒度、多比特和3D NAND，再观察MCU如何同时使用Flash与SRAM承担不同状态。

1. 6Flash 存储器进阶把电子或陷阱电荷保存在与沟道绝缘的存储层中，以阈值电压窗口表示数据，断电仍可保持，但编程、擦除、读取粒度和有限耐久度必须由控制器管理。
2. 7MCU基础把CPU核、片上程序存储与SRAM、中断/DMA、定时器、通信接口、GPIO及常见模拟外设集成到一颗芯片，用于感知事件并在约束时间内执行控制。
3. 8可靠性基础产品在规定任务时间和使用条件下持续完成规定功能的概率能力，以及围绕失效机制建立的设计、试验、统计与改进闭环。