跳到正文
半导体开放世界

NMOS 与 PMOS

NMOS and PMOS也称 n 沟道、p 沟道

以电子或空穴形成反型沟道、在极性和体区连接上互补的两类四端MOSFET。

报告问题

速览

约 1 分钟

NMOS通常在p型体区中以电子导电,正的栅源电压使其开启;PMOS通常在n阱中以空穴导电,栅电位相对源端足够低时开启。两者互补并不意味着参数完全对称:空穴迁移率通常较低,PMOS常需更大宽度才能接近NMOS的驱动能力。

系统理解

约 2 分钟

NMOS与PMOS都由栅、源、漏和体区四个端口组成。源漏扩散区和体区形成寄生PN结,正常数字工作要求这些结保持反偏,因此NMOS体区通常接最低电位,PMOS的n阱通常接最高电位。器件的物理源漏在理想长沟道结构中近似对称,但电路中的源端由载流子供应、电位和体二极管方向共同确定,不能脱离偏置任意互换。

NMOS在VGS超过正阈值后形成电子反型沟道;PMOS在VSG超过|VTP|后形成空穴反型沟道。采用电流有符号表达时,PMOS的VGS、VDS和ID常为负;工程比较更常使用VSG、VSD和|ID|,避免把符号差误解为器件不导电。由于电子和空穴的有效迁移率不同,同尺寸、同过驱动下两类器件的导通电流、跨导和延迟通常不同。

CMOS用PMOS网络上拉、NMOS网络下拉,使稳态时理想情况下只有一侧导通。尺寸比可以补偿驱动差异,却不能消除阈值、迁移率、体效应、沟道长度调制、漏电和工艺角变化。因而NMOS/PMOS的比较必须同时注明工艺、几何尺寸、端口偏置和温度。

主路径位于MOSFET之后、CMOS反相器之前,承担器件极性到互补电路的转换。

公式提示

长沟道强反型近似下,|Iᴅ,sat|≈½μCₒₓ(W/L)Vₒᵥ²;匹配上拉/下拉驱动时Wp/Wn≈μn/μp只是等L、近似同过驱动下的起点。

关键参数

关键参数
参数单位含义
Vₜₙ、VₜₚVNMOS与PMOS阈值;PMOS常用绝对值比较。
μₙ、μₚcm²/(V·s)电子与空穴有效迁移率,影响单位尺寸驱动能力。
W/L—沟道宽长比,决定一阶导通电流、跨导和输入电容。
VBS 或 VSBV体源偏置,改变阈值并约束体二极管状态。

常见误区

  • 把NMOS与PMOS理解为只是电路符号上下颠倒
  • 认为物理结构近似对称就可以在任何电路里任意交换源漏
  • 把PMOS漏电流的负号理解为器件不能提供上拉电流
  • 把PMOS宽度约为NMOS两倍当成所有工艺都成立的固定规则

工程深入

12 条结论

沟道、极性与端口

定义

NMOS与PMOS由沟道载流子和偏置极性区分

NMOS在p型体区表面形成电子反型沟道,PMOS在n型体区或n阱表面形成空穴反型沟道;二者是互补的MOSFET类型,不是两种独立的电路功能。12

成立条件 讨论增强型硅MOSFET;器件名称描述沟道类型,不等于衬底的整体导电类型

机制

两类器件用相反的栅源极性建立反型层

NMOS在VGS超过正阈值时开启;PMOS更适合用VSG描述,当VSG超过|VTP|时开启。改用VGS表示PMOS时相关电压常为负,符号变化不改变其物理导通过程。12

成立条件 体端与源端处于规定偏置;阈值随体偏置、温度和工艺而变化

边界

MOSFET本质上是四端器件

除栅、源和漏外,体区是独立端口;体源电压会改变阈值,源漏扩散区与体区还形成寄生PN结,因此省略体端的电路符号不表示体效应和体二极管不存在。12

成立条件 常规体硅CMOS;SOI和独立体偏置工艺需另行说明体区结构

阈值电压 影响:体源反偏增加耗尽电荷并改变阈值。

体区、阱与寄生结

机制

体区和阱的电位用于保持源漏结反偏

常规CMOS中,NMOS体区通常接系统最低电位,PMOS所在n阱通常接最高电位,使各源漏—体区PN结在预期工作范围内保持反偏并隔离器件。12

成立条件 常规p型衬底、n阱CMOS;电源域、深阱和体偏置方案会改变具体连接

边界

物理近似对称不等于电路中可任意交换源漏

长沟道平面器件的两个重掺杂扩散区在版图上可近似对称,但实际源端由载流子供应、电位、体效应和寄生结方向共同确定;高压、非对称漏工程和保护器件中这种边界更明显。12

成立条件 理想长沟道模型可暂时互换源漏名称;实际模型必须遵守端口电位和工艺结构

关联

n阱使PMOS能够与NMOS集成在同一晶片

在常见p型衬底工艺中,NMOS共享p型体区,PMOS放入局部n阱;阱既提供相反掺杂的局部体区,也使其体端可以接到高电位。12

成立条件 以传统n阱CMOS为例;双阱、三阱、SOI和FinFET/GAA的隔离结构不同

CMOS反相器 后续:互补器件共片集成后才能组成静态CMOS上拉与下拉网络。

电流、迁移率与尺寸

公式

长沟道饱和电流以迁移率和宽长比缩放

忽略沟道长度调制时,两类器件的饱和电流幅值都近似正比于有效迁移率、栅氧电容密度、W/L和过驱动电压平方。12

|Iᴅ,sat| ≈ ½ μ Cₒₓ (W/L) Vₒᵥ²

μ
沟道载流子有效迁移率
Vₒᵥ
过驱动电压;NMOS为VGS−VTN,PMOS为VSG−|VTP|,单位 V

成立条件 长沟道、强反型、渐变沟道近似;先进短沟道器件不能直接用平方律得到精确电流

机制

同尺寸PMOS通常比NMOS驱动弱

在同一硅工艺和相近纵向电场下,空穴有效迁移率通常低于电子有效迁移率,所以相同W/L和过驱动时PMOS的电流与跨导往往更小。12

成立条件 这是常见硅CMOS趋势而非材料普适常数;有效迁移率受界面散射、应变、晶向、温度和垂直场影响

公式

PMOS加宽是驱动匹配的起点而非固定比例

若两管沟道长度、氧化层电容和过驱动近似相同,为获得接近的上拉与下拉电流,可从Wp/Wn≈μn/μp开始选择尺寸;最终比例仍需由工艺模型和负载目标决定。12

Wₚ/Wₙ ≈ μₙ/μₚ

Wₚ、Wₙ
PMOS与NMOS有效沟道宽度

成立条件 目标是近似平衡上升与下降驱动;阈值、寄生电容、速度饱和和版图限制会改变最优比例

边界

PMOS电流负号来自参考方向

若把漏到源定义为正电流方向,正常导通PMOS的ID、VGS和VDS常写成负值;用VSG、VSD和|ID|可以等价地以正幅值计算。符号体系必须前后一致。12

成立条件 电流与电压参考方向由模型约定;不同教材和SPICE模型可能采用不同端口符号习惯

互补组合与工程边界

机制

互补网络使稳态理想直通路径被切断

在静态CMOS门中,PMOS网络负责把输出连接到VDD,NMOS网络负责把输出连接到地;对有效逻辑输入,理想情况下只有一个网络导通。12

成立条件 组合逻辑已正确构造互补上拉和下拉;输入转换期间可能出现两侧同时部分导通

CMOS反相器 组成:最小反相器由一只PMOS上拉和一只NMOS下拉组成。
边界

互补不等于参数镜像

NMOS与PMOS在逻辑功能上互补,但阈值幅值、迁移率、寄生电容、漏电和匹配统计通常不同;任何对称电路假设都要经过PVT角和失配分析验证。12

成立条件 比较必须基于同一工艺版本与温度;典型角不能替代最坏情况和蒙特卡洛检查

可靠性 影响:偏置、温度和老化会以不同程度改变两类器件参数。

出处

3 份资料 · 3 处引用
  1. 1
  2. 2
  3. 3

    CMOS(Wikipedia)

    • Technical details,CMOS logic / inverter 用于本页概述
    查看这个来源 →