可测性设计

Design for Testability（DFT）

在设计阶段提供测试结构与激励方法，使制造后的芯片内部行为更容易控制和观察。

进阶出处 2 本教材

报告问题

速览

约 1 分钟

制造后的芯片只能通过有限接口访问，正确的功能设计也可能受到制造缺陷影响。DFT先安排状态入口与响应出口，再针对故障模型生成测试图形，降低测试难度而不是承诺零缺陷。

系统理解

约 2 分钟

内部节点的某个故障只有被激活、其差异又传播到可观测处才可能被检测。测试结构改善可控性与可观测性，故障模型和图形集界定能检查的行为；故障模拟统计模型内覆盖，面积、时序和测试时间则约束结构如何实现。

先理解数字逻辑与功能验证，再区分制造测试的状态访问、故障模型和覆盖；后续连接扫描链、ATPG与ATE。

关键参数

关键参数
参数	单位	含义
故障集合	—	用于生成图形和计算覆盖率的明确故障目标
覆盖率	%	相同故障集合与分母口径下的不重复检测比例
测试时间	s	装载、捕获、读出和其他操作的执行时长

常见误区

功能验证通过就能省略制造测试。
覆盖率直接等于真实缺陷检出率或良率。
只要加扫描链就覆盖全部故障。

工程深入

12 条结论 · 1 道例题

测试对象与故障模型

定义

可测性设计在电路设计阶段安排制造测试入口

可测性设计通过专门的结构和控制方式，使制造后的芯片更容易施加测试激励并读取响应；它不是等到芯片失效后再临时寻找测量点。^{1, 2}

成立条件 讨论数字集成电路的制造测试支持，不把测试电路等同于正常功能电路。

边界

设计验证通过不等于每颗制造芯片都无缺陷

设计验证检查所采用设计是否满足功能要求，制造测试则观察具体样品对激励的响应；互连开路、短路或器件制造偏差仍可能发生在正确设计的样品上。¹

成立条件 不声称制造测试穷尽所有工作条件，也不以测试取代设计验证。

定义

故障模型是缺陷对电路行为影响的抽象

把节点固定为0或1等故障模型用于组织测试生成与模拟；模型描述的是受测行为，不是对每一个真实缺陷形貌的完整复刻。^{1, 2}

成立条件 应声明逻辑、开关或器件级模型及对应故障集合。

机制

固定故障模型不能包办时序与历史相关失效

部分CMOS开路会使输出依赖先前电荷或输入序列；也可能出现逻辑值仍正确但传播太慢的缺陷。因此单纯检查静态固定0/1响应不足以覆盖这些行为。^{1, 2}

成立条件 针对模型缺口，不把所有开路都归为同一种故障。

可控性、可观测性与覆盖

定义

可控性关注能否建立需要的内部激励状态

测试要把待检查节点或其前级状态置于合适值；如果仅通过功能输入需要很长的序列，设置内部测试通路可降低这一准备难度。^{1, 2}

成立条件 可控性取决于可用输入、状态与测试模式，并非一个节点固定不变的物理常数。

定义

可观测性关注内部差异能否到达可读取的响应点

在内部节点产生正确与故障电路之间的差异还不够；差异必须传播到引脚、扫描寄存器或其他受控观察结构，才能被测试过程辨认。^{1, 2}

成立条件 观察路径被其他输入或状态屏蔽时，内部差异可能无法被读出。

机制

故障激活与差异传播是检测的两个必要环节

要检测某节点固定为0，需使无故障电路该节点在相应激励下为1，并安排后续逻辑把这项差异传到观察点；只完成其中一步不能形成有效检测。¹

成立条件 本条以单固定故障与确定逻辑值为例。

公式

故障覆盖率必须连同故障集合和分母口径报告

故障覆盖率统计给定图形集能检测的建模故障比例；数值只有在故障集合、去重规则和分母口径相同的情况下才适合比较，不直接等于真实缺陷检出率或出货良率。^{1, 2}

\mathrm{FC}=\frac{N_{\mathrm{det}}}{N_{\mathrm{model}}}\times100\%

FC: 所声明故障集合上的检测覆盖率，单位 %
Ndet: 被图形集检测的不重复故障数，单位 1
Nmodel: 明确声明的建模故障总数，单位 1

成立条件 Nmodel是报告中明确声明的有限故障集合大小，Ndet是不重复已检测故障数。；Nmodel>0；本式不自行排除不可测试故障。

例题：动手算一次教学假设，可复算

教学假设：一份故障集合含1000个不同的建模故障，测试图形检测到其中976个。按未扣除任何故障的分母计算覆盖率。

已知

Nmodel=1000；Ndet=976，均为假设计数。
本例不以其他分类重新调整分母。

步骤

未检测数 = 1000 − 976 = 24，先核对已检测与未检测计数能还原所声明集合。
FC = 976/1000 × 100% = 97.6%，以同一故障集合为分母计算覆盖率。

结果所声明故障集合覆盖率97.6%，其中24个故障未被本图形集检测。

覆盖率说明给定模型内的检测结果，不代表97.6%的真实缺陷一定能检出。

不能外推到 教学数字不是质量门槛、标准要求或任何实际芯片测量。

机制

故障模拟比较无故障与注入故障的响应

对同一组测试激励，故障模拟器计算无故障电路与故障电路的响应；在可观察处出现可判定差异时，才将相应建模故障记为已检测。^{1, 2}

成立条件 比较必须使用一致的输入、初始条件、采样时刻和模型。

工程约束与接口

机制

自动测试图形生成必须针对所选故障模型

ATPG利用电路结构与故障目标生成测试图形，再结合故障模拟评价覆盖；它不是随机列出输入，也不意味着一定求到全局最少的图形集。^{1, 2}

成立条件 可混合随机和确定性方法；优化目标和终止条件须明确。

边界

测试便利性要与面积、时序和测试时间共同权衡

添加多路开关、扫描寄存器或观察结构可以降低测试难度，却可能增加面积、功能路径负担与控制连线；测试方案需要在可观测性和实现代价之间取舍。^{1, 2}

成立条件 不套用某本教材示例的开销百分数作为所有工艺的通用指标。

关联

测试结构和测试图形需要协同交付

扫描等结构提供状态访问路径，ATPG提供相应激励与期望响应，两者必须使用一致的电路、模式和时序假设，再由测试设备执行；有测试入口而没有匹配的图形集并不能完成制造测试。^{1, 2}

成立条件 此处说明结构、图形、执行的分工，不规定某一厂商工具流程。

出处

2 本教材 · 22 处引用

1
数字集成电路：电路、系统与设计（第2版）
Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić
- H.1；；PDF p.555，第 533 页 支持：可测性设计在电路设计阶段安排制造测试入口；设计验证通过不等于每颗制造芯片都无缺陷；测试结构和测试图形需要协同交付
- H.4.1；；PDF p.565，第 543 页 支持：故障模型是缺陷对电路行为影响的抽象
- H.4.1、图H.17；；PDF p.566，第 544 页 支持：固定故障模型不能包办时序与历史相关失效
- H.3.1；；PDF p.558，第 536 页 支持：可控性关注能否建立需要的内部激励状态；可观测性关注内部差异能否到达可读取的响应点
- H.4.2、图H.18；；PDF p.567，第 545 页 支持：故障激活与差异传播是检测的两个必要环节
- H.4.3；；PDF p.567，第 545 页 支持：故障覆盖率必须连同故障集合和分母口径报告；故障模拟比较无故障与注入故障的响应
- H.4.2；；PDF p.567，第 545 页 支持：自动测试图形生成必须针对所选故障模型
- H.3.2、图H.3；；PDF p.558，第 536 页 支持：测试便利性要与面积、时序和测试时间共同权衡
查看这个来源 →
2
CMOS超大规模集成电路设计（第4版）
- §15.5.7；；PDF p.1098，第 578 页 支持：可测性设计在电路设计阶段安排制造测试入口；自动测试图形生成必须针对所选故障模型
- §15.5.1、图15.11–15.12；；PDF p.1090，第 576 页 支持：故障模型是缺陷对电路行为影响的抽象
- §15.5.8、图15.15；；PDF p.1098，第 578 页 支持：固定故障模型不能包办时序与历史相关失效
- §15.6.2、图15.16；；PDF p.1102，第 580 页 支持：可控性关注能否建立需要的内部激励状态；测试便利性要与面积、时序和测试时间共同权衡
- §15.5.2；；PDF p.1090，第 576 页 支持：可观测性关注内部差异能否到达可读取的响应点
- §15.5.6；；PDF p.1098，第 578 页 支持：故障覆盖率必须连同故障集合和分母口径报告；故障模拟比较无故障与注入故障的响应
- §15.6.2；；PDF p.1102，第 580 页 支持：测试结构和测试图形需要协同交付
查看这个来源 →

关键参数

常见误区

测试对象与故障模型

#可测性设计在电路设计阶段安排制造测试入口

#设计验证通过不等于每颗制造芯片都无缺陷

#故障模型是缺陷对电路行为影响的抽象

#固定故障模型不能包办时序与历史相关失效

可控性、可观测性与覆盖

#可控性关注能否建立需要的内部激励状态

#可观测性关注内部差异能否到达可读取的响应点

#故障激活与差异传播是检测的两个必要环节

#故障覆盖率必须连同故障集合和分母口径报告

已知

步骤

#故障模拟比较无故障与注入故障的响应

工程约束与接口

#自动测试图形生成必须针对所选故障模型

#测试便利性要与面积、时序和测试时间共同权衡

#测试结构和测试图形需要协同交付

数字集成电路：电路、系统与设计（第2版）

CMOS超大规模集成电路设计（第4版）