跳到正文
半导体开放世界

从可测性到扫描与ATPG

数字逻辑 → 故障目标 → 状态访问 → 扫描与图形生成

适合：
已理解数字逻辑，希望读懂制造测试结构和覆盖报告的学习者
学完你能：
能区分功能验证与制造测试，解释可控性/可观测性、故障集合覆盖率、扫描时序及理想测试周期的适用边界。
预计：
约2–3小时

逻辑与测试目标

必学3 站

在功能逻辑基础上区分制造测试的故障模型和状态访问。

  1. 1数字逻辑基础用离散逻辑值、组合函数和受时钟约束的状态元件表达计算、控制与记忆。
  2. 2功能验证基础以可追踪规格为判据，系统寻找设计实现与预期行为之间不一致的活动。
  3. 3可测性设计进阶在设计阶段提供测试结构与激励方法，使制造后的芯片内部行为更容易控制和观察。

访问结构与执行

必学2 站

用移位、捕获、读出理解扫描与自动图形生成的分工。

  1. 4扫描链与自动测试图形生成进阶通过移位访问内部状态、捕获逻辑响应，并按故障目标自动生成可执行的测试图形。
  2. 5ATE基础按测试程序向待测器件施加精确定时的激励并测量响应，完成判定、分档、追踪与量产数据回传的自动化测试系统。

学完之后

可以顺着下面这几条继续。

一颗芯片如何被设计31 站入门 – 专深入门–专深

需求 → 架构 → 逻辑 → RTL → 验证 → 综合 → 布局布线 → 签核 → 流片

SerDes 高速链路：从收发机到误码证明18 站基础 – 专深基础–专深

并串转换 → 通道 → FFE/CTLE/DFE → CDR与判决 → BERT → 置信度与FEC边界

从硅到芯片30 站入门 – 进阶入门–进阶

材料与器件 → 设计 → 制造 → 封测 → 产业角色 → 产品

浏览全部学习路线