跳到正文
半导体开放世界

时钟与电源门控

Clock and Power Gating

在明确状态和唤醒约束下停止不必要的时钟活动或断开供电，以交换动态和静态能耗。

进阶出处 3 份资料
报告问题

速览

约 1 分钟

时钟门控主要抑制受控分支的活动，电源门控还会改变供电与状态有效性；必须分别规划使能、隔离、保持和恢复，而不是把“关掉”当作一个动作。

系统理解

约 2 分钟

门控收益取决于哪些节点真正停止翻转及空闲持续多久。时钟门控要维持正确脉冲和测试可控性，供电门控还要处理虚拟电源、输出隔离、状态保持或重启，以及开关压降与唤醒电流。任何方案都应把控制网络和恢复开销计入完整任务。

先理解CMOS任务功耗预算，再比较时钟活动抑制与供电/状态管理；时钟树、测试和供电细节分别复用已有节点。

关键参数

关键参数
参数单位含义
门控覆盖与空闲比例—先明确哪些时钟/逻辑节点实际停止工作
控制与恢复时序—决定有效脉冲、隔离和状态恢复的先后
转换开销与静态差值J、W用于估算是否存在能量收益
供电开关与保持路径—检查工作压降及断电时仍有效的网络

常见误区

  • 停时钟就自动没有漏电。
  • 关电后普通寄存器自然保存全部状态。
  • 门控越多越细就一定越节能。

工程深入

13 条结论 · 1 道例题

时钟活动与覆盖

定义

数据保持使能与停止时钟驱动不是同一节能位置

寄存器的数据使能可保持输出值，但其时钟引脚仍可能逐周期活动；把合格的门控放在受控时钟分支上，才可能同时减少这部分时钟驱动与相关内部翻转。具体收益由门控位置和负载决定。12

成立条件 功能上确实允许被控寄存器在该时段保持。；不能只见输出不变就假定时钟树也停止。

边界

停一个寄存器组的时钟不保证所有组合节点静止

如果模块还接受其他正在变化的输入，部分组合路径仍可能翻转。评价门控覆盖时应追踪受控寄存器和外部输入的实际连接，而不是把一个时钟使能信号当作整个模块零动态功耗的证明。13

成立条件 其余输入也稳定时才可推断相关组合传播停止。；允许的残留活动按同一任务计量。

边界

门控粒度需要权衡覆盖负载与控制开销

较靠近时钟源的门控可能覆盖更多负载，却要求这些接收端同时允许暂停；更细粒度方案可适应不同空闲状态，但增加控制与时钟结构。不能只按门控单元数量评价功耗收益。13

成立条件 接收端的功能状态与暂停窗口兼容。；以实际时钟负载和控制网络估算收益，不给出通用最优粒度。

边界

门控使能必须遵守相位约束而不是随时直接与时钟相与

理想与门会在时钟高电平期间把使能变化直接传到输出，造成截短或额外脉冲。实际ASIC实现应使用满足安全相位条件且经过表征的门控结构，不能仅凭布尔等价证明时钟波形合格。1

成立条件 本条展开CTS已有无毛刺原则的使能时序边界，不重复具体锁存单元定义。；控制信号还需满足相应门控单元的时序要求。

关联

扫描测试需要仍能控制被门控的寄存器

功能模式允许关断的时钟，在扫描等测试模式下可能需要可控脉冲；门控控制和测试旁路应共同设计。不能因为功能仿真保持了数据，就认为测试端也能访问所有寄存器。12

成立条件 测试模式及旁路按具体DFT方案决定。；不规定所有库采用相同引脚名或强制电平。

边界

门控引入的时钟路径必须重新纳入时序检查

时钟门控改变插入延时、负载与局部时钟关系，控制方案又可能产生不同活动状态。省电结果不能替代相应模式下的时钟和数据时序检查。13

成立条件 复用STA与CTS节点的建立、保持及不确定度基础。；不假定几何平衡或名义角通过即可代表所有模式。

供电隔离与状态

定义

电源门控改变供电连接而非仅改变逻辑活动

电源门控利用开关断开选定电路的供电路径，目标包含降低休眠泄漏；仅采用多阈值器件或停止时钟并不等同于完成电源门控。工作与休眠需要分别说明有效电源网络。12

成立条件 针对本页所述ASIC电源岛，不泛化为板级电源开关。；开关及保持网络自身仍可能有功耗。

机制

断电域的输出隔离为仍工作的接收端提供有效电平

当供电岛关闭时，其普通输出可能不再有确定逻辑电平。适当隔离单元将跨域输出限制到声明的有效状态，避免把无效输出直接交给仍上电的接收端。12

成立条件 隔离控制和隔离单元在所需时段保持有效。；隔离逻辑值与功能协议一致，并非任意固定0都安全。

机制

需要保留的状态必须有明确保持供电或保存恢复路径

普通寄存器关电后不能假定保留原值。设计需选择复位重启、显式保存恢复或专门保持单元，并同时保留所需的供电和控制。只保护处理器状态也不能自动保住外设配置。12

成立条件 只保存功能恢复真正需要的状态，并评估保持开销。；实际状态集合和保持条件由设计决定。

边界

供电开关尺寸同时影响工作压降和休眠代价

较小开关的导通阻抗可能侵占工作电压裕量，而扩大开关会增加实现面积及相关开销。应在工作电流、压降和休眠目标之间选择，而不是把开关当作理想零电阻元件。12

成立条件 开关特性和电流波形采用对应工艺条件。；本条不使用教材示例的统一延迟百分比作为设计规则。

唤醒与收益

边界

唤醒时的充电电流需要与供电网络共同约束

电源岛重新上电时，其内部节点和去耦需要补充电荷；同时打开较多开关可能形成较大的唤醒电流。分阶段控制可以缓解冲击，但会增加恢复时间，不能用休眠电流代表唤醒负载。2

成立条件 评估具体电源岛和切换波形，不借板级负载开关规格代替片上验证。；保持网、其他电源域与供电完整性均可能参与约束。

公式

空闲时间足够长才可能抵消一次门控转换能量

若两种空闲方式的功率差近似恒定且为正，可用一次额外转换能量除以功率差估算能量收支平衡时间。实际是否值得门控还受唤醒延迟和状态恢复约束，不能只看休眠功率更低。1

Tbe=EtransitionΔP,ΔEsaved=ΔP Tidle−EtransitionT_{\mathrm{be}}=\frac{E_{\mathrm{transition}}}{\Delta P},\qquad \Delta E_{\mathrm{saved}}=\Delta P\,T_{\mathrm{idle}}-E_{\mathrm{transition}}
Tbe = Etransition/ΔP，ΔEsaved = ΔP·Tidle − Etransition
Tbe
理想能量收支平衡空闲时间，单位 s
Etransition
该方案额外转换能量，单位 J
ΔP
两空闲状态的正功率差，单位 W
Tidle
在所声明低功耗状态的驻留时间，单位 s
ΔEsaved
相对未门控方案节省的净能量，单位 J

成立条件 ΔP=未采用该门控的空闲功率减门控后的空闲功率，且ΔP>0。；Etransition只包括比较两种方案时额外发生的能量，驻留功率中不重复计入。；忽略功率随时间变化，用于教学收支模型。

例题：动手算一次教学假设，可复算

教学假设：额外关断/恢复能量1.20μJ，两种空闲功率差4.00mW；低功耗状态驻留0.500ms。估算收支平衡时间与净节能。

已知

  1. Etransition=1.20×10⁻⁶J，ΔP=4.00×10⁻³W。
  2. Tidle=0.500×10⁻³s，时间窗和转换开销互不重复。
  3. 忽略随温度与状态改变的功率，未评估唤醒延迟合格性。

步骤

  1. Tbe = 1.20×10⁻⁶/(4.00×10⁻³) = 3.00×10⁻⁴ s = 0.300 ms，J/W=s。
  2. ΔP·Tidle = 4.00×10⁻³×0.500×10⁻³ = 2.00×10⁻⁶ J，先求驻留期间相对节省的能量。
  3. ΔEsaved = 2.00−1.20 = 0.800 μJ，扣除额外转换开销。
结果 理想收支平衡时间0.300 ms；本例净节能0.800 μJ。

相同低功耗状态若驻留过短，转换开销可能超过节省量。

不能外推到 不是任何芯片的固定门控阈值；还需检查唤醒时间、状态正确性与供电瞬态。

边界

关闭恢复过程需要按有效状态协调而非机械反转一个开关

供电、隔离、状态恢复和时钟使能有不同的有效条件。控制流程需等待相应电源与状态就绪后才允许功能继续，具体顺序按实现确定，不能把某张示例状态机当成所有工艺的唯一流程。2

成立条件 控制器及必要的唤醒路径在休眠期间仍有效。；异步请求的同步、取消与错误处理按具体系统设计。

出处

3 份资料 · 22 处引用
  1. 1

    CMOS超大规模集成电路设计（第4版）

    查看这个来源 →
  2. 2

    System-on-Chip Design with Arm Cortex-M Processors

    Joseph Yiu · 2019

    查看这个来源 →
  3. 3

    数字集成电路：电路、系统与设计（第2版）

    Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić

    查看这个来源 →