金属半导体场效应晶体管
Metal-Semiconductor Field-Effect Transistor(MESFET)也称 肖特基栅场效应管、金属半导体场效应管、GaAs MESFET
用金属半导体肖特基栅的耗尽层控制导电沟道、常用于化合物半导体高频器件的场效应晶体管。
速览
约 1 分钟MESFET 把 JFET 的 PN 栅结换成肖特基栅,源漏仍是连接导电沟道的欧姆接触。它不靠 MOS 反型层形成沟道,但也没有绝缘栅允许的宽偏置范围;高频表现还受载流子速度、栅电容、接触电阻和表面效应共同限制。
系统理解
约 2 分钟以 n 沟道 MESFET 为例,金属栅与半导体形成整流势垒,栅压改变耗尽层深度,从而控制中性沟道电荷。其低场静态行为与结型场效应管有相通模型,但肖特基势垒、化合物材料高场速度关系、表面状态和寄生网络会改变实际性能。短沟道电流饱和可以先由速度效应形成,不能一律解释为沟道已经完全夹断。
在 JFET 的耗尽控制与肖特基接触基础上,理解金属栅、化合物沟道及高频寄生的共同约束,再衔接 HEMT 等异质结构器件。
关键参数
| 参数 | 单位 | 含义 |
|---|---|---|
| 肖特基势垒高度 | eV | 金属半导体整流接触的能带势垒参数,需与电势单位约定区分 |
| 跨导 | S | 固定漏偏置下漏电流对门源小信号电压的变化率 |
| 输入电容 | F | 在所用小信号模型中由栅控制端看到的电容 |
| 截止频率 | Hz | 指定小信号条件下电流增益达到1的频率 |
常见误区
- MESFET 的金属栅就是 MOSFET 的绝缘金属栅。
- 肖特基势垒高度与沟道内建电势始终是同一个数。
- 达到电流饱和必然意味着漏端几何完全夹断。
工程深入
12 条结论 · 1 道例题从肖特基接触一路追踪到内部跨导、输入电容和外部寄生,可以解释金属栅的工艺优势为什么不自动等同于无限频率、低噪声或高击穿能力。
肖特基栅与导电沟道
势垒高度与沟道内建电势需要区分
肖特基势垒高度表征金属与半导体能带之间的势垒,而栅下沟道的内建电势还与半导体内费米能级相对带边的位置有关。不能在不说明单位和掺杂的情况下把两者直接设为相等。1
成立条件 针对非简并均匀n型半导体的基本肖特基耗尽模型。;势垒若用eV表示,需先与电势V的定义协调。
高场输运与小信号
截止频率估算需匹配跨导和输入电容模型
忽略传播延迟及相应寄生反馈的简化小信号模型给出 fT≈gm/(2πCin)。Cin 必须使用该模型的总栅输入电容;只有另行忽略栅漏和外部寄生时,才能进一步只用栅源电容代替。12
- fT
- 电流增益达到1的截止频率近似,单位 Hz
- gm
- 相同参考面的小信号跨导,单位 S
- C_in
- 简化模型的总栅输入电容,单位 F
成立条件 小信号工作点固定,采用适用的电流增益近似。;gm与Cin取自同一内在或外在参考面,不能任意混搭。;本式不自动等于最大功率增益频率。
例题:动手算一次教学假设,可复算
教学假设:某MESFET简化内在小信号模型取gm=40.0 mS、Cin=0.200 pF,估算电流增益截止频率。
已知
- gm=0.0400 S;Cin=2.00×10⁻¹³ F。
- 取同一工作点与内在参考面,忽略额外传播和反馈寄生。
- 数值是教学假设,不代表具体MESFET的测试结果。
步骤
- 2πC_in ≈ 1.25664×10⁻¹² F,先将皮法换为法拉。
- fT ≈ 0.0400/(1.25664×10⁻¹²) Hz ≈ 3.18×10¹⁰ Hz,S/F等于s⁻¹。
- fT ≈ 31.8 GHz,按输入有效位报告估算值。
提高跨导或减小同一模型的输入电容可提高该估算,但并非忽略寄生后的保证带宽。
不能外推到 不等于功率增益截止频率、整机带宽或可直接使用的放大器工作频率。
寄生、结构与可靠性
源串联电阻会降低外部看到的跨导
源端串联电阻使漏电流变化反过来改变内部栅源电压。在忽略其他反馈的饱和区近似中,测得的外部跨导小于内在跨导,不能用两者混算高频指标。1
- gm,ext
- 外部参考面跨导,单位 S
- gm
- 内在跨导,单位 S
- Rs
- 源串联电阻,单位 Ω
成立条件 小信号饱和区模型,源串联电阻形成局部负反馈。;忽略有限输出电阻等其他反馈影响。
T 形栅把短电学栅长与低栅电阻结合
T 形或蘑菇形栅采用较窄的底部控制电学沟道长度,较宽的顶部则降低栅电阻。其作用是同时处理沟道控制和金属电阻的不同几何需求,而不是把顶帽宽度当作沟道长度。1
成立条件 讨论采用相应栅结构的高频MESFET。;具体性能还受电容、接触与加工误差影响。
表面状态与门漏间距会改变 MESFET 高场分布
GaAs MESFET 的门漏间隙、表面状态和栅泄漏会改变局部电场及击穿过程。某些状态可能重新分配电场,但不能据此把表面陷阱一概当成有益的耐压设计。1
成立条件 讨论具体MESFET材料与门漏几何。;不能把Si JFET的一维击穿趋势直接移植到GaAs MESFET。
高电流、高耐压与高频目标之间存在设计约束
提高沟道电荷有利于输出电流,缩短栅长有利于部分速度指标,但耐压、电场控制和沟道深度约束会限制这些改变。MESFET 设计不能把高电流、高击穿与高频率当成可彼此独立无限提高的参数。1
成立条件 比较同类材料与器件架构下的几何及掺杂设计。;具体数值取决于材料、热条件和实际工艺,不使用历史最高纪录作现行规格。
出处
2 本教材 · 19 处引用- 1
Physics of Semiconductor Devices
- §8.2.1,图2;PDF pp.785–786;印刷页未映射 支持:MESFET 的栅是整流肖特基接触而非绝缘栅
- §8.2.1,式3;PDF pp.788–789;印刷页未映射 支持:势垒高度与沟道内建电势需要区分
- §8.2及§8.2.4;PDF pp.784、821;印刷页未映射 支持:金属栅可降低部分栅形成工艺的热要求
- §8.2.1,图4及速度关系说明;PDF pp.793–795、801;印刷页未映射 支持:材料低场迁移率不能单独决定高场器件速度
- §8.2.1,式26后说明;PDF p.796;印刷页未映射 支持:速度限制可先于几何完全夹断产生饱和
- §8.2.1,式16、18、34;PDF pp.792、800;印刷页未映射 支持:跨导是给定偏置附近的局部响应
- §8.2.3,式56–58;PDF pp.814–815;印刷页未映射 支持:截止频率估算需匹配跨导和输入电容模型
- §8.2.3,式55;PDF pp.813–814;印刷页未映射 支持:源串联电阻会降低外部看到的跨导
- §8.2.4,图16及说明;PDF pp.822–823;印刷页未映射 支持:T 形栅把短电学栅长与低栅电阻结合
- §8.2.1,图8–9及击穿说明;PDF pp.804–807;印刷页未映射 支持:表面状态与门漏间距会改变 MESFET 高场分布
- §8.2.2,图10及说明;PDF pp.809–811;印刷页未映射 支持:沟道掺杂分布可用于调节转移特性的线性度
- §8.2.3,功率频率限制;PDF pp.817–818;印刷页未映射 支持:高电流、高耐压与高频目标之间存在设计约束
- 2
The Physics of Semiconductors
- §24.3;;PDF p.818,第 803 页 支持:MESFET 的栅是整流肖特基接触而非绝缘栅;金属栅可降低部分栅形成工艺的热要求
- §24.4.4,式24.50及非平衡速度说明;;PDF pp.824–826,第 809–811 页 支持:材料低场迁移率不能单独决定高场器件速度
- §24.4.4,图24.18及两区模型;;PDF p.825,第 810 页 支持:速度限制可先于几何完全夹断产生饱和
- §24.4.2、§24.4.4,式24.46、24.55;;PDF pp.823、826,第 808、811 页 支持:跨导是给定偏置附近的局部响应
- §24.4.5,式24.57;;PDF p.827,第 812 页 支持:截止频率估算需匹配跨导和输入电容模型
- §24.4.4,式24.54–24.55后说明;;PDF p.826,第 811 页 支持:沟道掺杂分布可用于调节转移特性的线性度
本页结论均已对照来源核对,其中 5 条目前只有一个来源,尚未经过同行专家审阅。发现不准确的地方,请告诉我们。
报告这一页的问题