跳到正文
半导体开放世界

肖特基二极管

Schottky Diode也称 SBD

肖特基二极管利用具有整流性的金属—半导体势垒控制多数载流子越障输运，其低正向压降和快速关断来自不同于 PN 结少数载流子注入的物理机制。

进阶出处 3 本教材
报告问题

速览

约 1 分钟

金属与较轻掺杂半导体接触并达到热平衡后，费米能级对齐会在半导体一侧形成能带弯曲、空间电荷区和势垒。正向偏置降低多数载流子的有效越障难度，反向偏置则提高阻挡；器件因少数载流子存储较少而关断快，但反向漏电、温度敏感性和耐压必须同时评估。

系统理解

约 3 分钟

肖特基二极管不是“金属碰到半导体”就自然形成的器件，而是经过界面材料、掺杂与几何设计后得到的整流接触。以金属—n 型半导体为例，接触前两侧费米能级不同；接触后电子重新分布，平衡时费米能级统一，半导体表面出现耗尽区和能带弯曲。界面势垒高度决定载流子跨界面的指数尺度，但真实势垒还会受界面态、费米能级钉扎、界面污染和热处理影响。

在热发射占主导、非简并和一维近似下，电流可写成 J=Jₛ[exp(qV/(nkT))−1]，其中 Jₛ≈A**T²exp(−qφ_B/kT)。这说明正向电流对势垒高度和温度极敏感。势垒较厚时要考虑漂移—扩散，重掺杂使势垒变薄后又可能出现热场发射或场发射；高正向电流还会被串联电阻和自热限制，因此一条理想指数式不能覆盖全部工作区。

反向特性也不等于理想饱和常数。镜像力降低、隧穿、界面不均匀、缺陷与器件周边的电场集中都会让漏电随反向电压和温度增加；边缘终端或保护环用于缓和提前击穿。工程上应把正向压降、漏电、结电容、开关损耗、耐压、温升和材料体系放在同一权衡中，而不能只比较一个典型压降数字。

位于能带、费米能级与耗尽区之后，用于对比 PN 二极管并连接接触工程、高频整流与功率器件权衡。

公式提示

热发射模型给出 Jₛ∝T²exp(−qφ_B/kT)；耗尽近似下 W∝√[(V_bi+V_R)/N_D]、1/C² 对反向偏压近似线性。三者都必须结合模型条件使用。

关键参数

关键参数
参数单位含义
势垒高度 φ_BV多数载流子越过金属—半导体界面的主要能量尺度，受材料与界面状态共同影响。
理想因子 n—正向指数区偏离理想热发射斜率的表征参数。
反向漏电 I_RA由热发射、势垒降低、隧穿、界面缺陷和边缘通道共同形成。
结电容 C_jF半导体侧耗尽层随偏压变化形成的电容，影响高频和开关响应。
反向击穿电压 V_BRV由掺杂、漂移区厚度、材料临界场和边缘终端共同决定的额定边界。

常见误区

  • 把肖特基二极管当成普通 PN 二极管的同义词
  • 认为任何金属—半导体接触都会形成整流势垒
  • 把较低正向压降理解为固定且与电流、温度无关的数值
  • 认为多数载流子器件完全没有反向瞬态电流或结电容
  • 把反向漏电只归因于理想热发射，忽略边缘、界面和隧穿通道

工程深入

16 条结论

定义与界面结构

机制

肖特基整流由金属—半导体势垒控制

整流型金属—半导体接触利用界面势垒调制多数载流子的越障输运；在经典热发射模型中，正向偏置降低有效势垒，使跨界面电流快速增加。123

成立条件 以理想金属—n 型半导体接触为主要示例；实际势垒受界面态、像力降低、隧穿和串联电阻影响；并非所有金属—半导体接触都具有整流性

二极管 对比：肖特基结主要依靠多数载流子越过势垒，PN 结正向电流则伴随少数载流子注入。
定义

肖特基二极管是整流型金属—半导体接触

肖特基二极管利用金属与半导体之间具有明显非对称伏安特性的接触；金属与重掺杂半导体形成的低电阻欧姆接触虽然材料组合相似，却承担近似双向导通的端子功能，不能与肖特基整流结混为一谈。123

成立条件 以具有稳定界面的金属或金属硅化物—半导体接触为对象；接触是否整流取决于势垒、掺杂、界面状态和隧穿概率，不能只由“是否有金属”判断

二极管 对比：肖特基二极管和 PN 二极管都能整流，但界面结构与主导载流子机制不同。
机制

费米能级对齐建立能带弯曲与耗尽区

金属和半导体接触后，载流子重新分布直到热平衡时两侧费米能级统一；半导体一侧由离化杂质形成空间电荷区，能带随位置弯曲，并在界面建立阻挡多数载流子的内建势垒。123

成立条件 热平衡、无外加偏压；以均匀掺杂、可用耗尽近似描述的 n 型半导体为主要示例；界面层、固定电荷和表面态会改变理想能带图

费米能级 前置：平衡接触必须满足统一费米能级。
耗尽层 前置：半导体侧空间电荷区可用耗尽近似和泊松方程描述。
边界

真实势垒高度不由金属功函数差单独决定

理想界面的功函数—电子亲和势模型能给出势垒变化方向，但真实界面态、化学键、界面偶极和费米能级钉扎会削弱势垒对金属功函数的直接跟随；表面清洁与后续热处理也会改变测得的有效势垒。13

成立条件 理想关系 φ_Bn=φ_M−χ 只适合作为无界面态、无界面层时的基准；不同材料和晶向的钉扎强度不同；器件参数应以实际界面测量和工艺条件为准

工程权衡与应用

边界

低压降与快速开关伴随漏电和耐压权衡

肖特基二极管通常具有较低正向压降，并因缺少显著少数载流子存储而能快速关断；但降低势垒也会增大反向漏电，材料与结构还会限制可实现的反向耐压。123

成立条件 “较低”“较快”是相对同等级 PN 二极管的典型趋势，不是无条件绝对结论；反向漏电随温度显著变化；宽禁带材料可改变传统硅器件的权衡范围

机制

多数载流子输运减少少数载流子存储

典型 n 型肖特基二极管正向导通时主要由半导体多数载流子电子越过势垒进入金属，不需要像 PN 二极管那样在对侧准中性区建立大量少数载流子存储，因此关断时通常没有同等级的扩散电荷抽取过程。12

成立条件 讨论典型多数载流子占主导的肖特基势垒二极管；器件仍有耗尽电容、位移电流、封装寄生和可能的少数载流子分量；“快速”必须在相同额定电流、耐压、结温与测试电路下比较

二极管 对比：PN 二极管的少数载流子存储形成扩散电容与反向恢复尾电流。

势垒输运与公式

机制

势垒宽度与平均自由程决定输运模型

势垒宽于载流子平均自由程时，载流子在势垒区经历多次散射，应同时考虑漂移与扩散；势垒较薄且越障占主导时可用热发射模型；重掺杂进一步压薄势垒后，热场发射或场发射隧穿会变得重要。123

成立条件 模型选择取决于势垒宽度、掺杂、温度和载流子平均自由程；热发射、扩散与隧穿可能在同一真实器件中同时贡献；不能把单一理想模型外推到所有偏压和温度

公式

热发射电流由势垒高度和温度指数控制

在热发射主导的理想区，净电流等于半导体到金属与金属到半导体两股越障通量之差，形成近似二极管指数关系；反向电流尺度随势垒高度增加而指数下降，并随温度快速上升。123

J = Jₛ[exp(qV/(nkT)) − 1], Jₛ = A**T²exp(−qφ_B/(kT))

J
端口电流密度，单位 A/cm²
Jₛ
热发射模型的反向电流密度尺度，单位 A/cm²
A**
有效理查逊常数，单位 A/(cm²·K²)
φ_B
有效肖特基势垒高度，单位 V
n
理想因子，单位 1
T
绝对温度，单位 K

成立条件 非简并半导体、近似一维均匀势垒；热发射越障主导，界面复合、隧穿、势垒不均匀与串联电阻可忽略；理想情况下 n 接近 1，真实器件应使用对应偏压区间拟合

公式

反向偏压使半导体侧耗尽层展宽

在一维突变、均匀掺杂和耗尽近似下，反向偏压增加半导体侧空间电荷区承受的总电势，从而使耗尽宽度按电势平方根增大；提高施主浓度则使耗尽层变窄并增强隧穿可能性。123

W = √[2εₛ(V_bi + V_R)/(qN_D)]

W
半导体侧耗尽宽度，单位 cm
εₛ
半导体介电常数，单位 F/cm
V_bi
内建电势，单位 V
V_R
反向偏压幅度，单位 V
N_D
均匀施主浓度，单位 cm⁻³

成立条件 金属—均匀 n 型半导体接触；一维平面结构、耗尽近似、未进入强隧穿或击穿；V_R 表示反向偏压的正值幅度

边界

高正向电流会离开理想指数区

正向电流较小时可出现近似热发射指数区；电流增大后，半导体体区、接触和互连的串联电阻产生额外压降，自热改变势垒与迁移率，界面不均匀也会使理想因子偏离 1。123

成立条件 工作区划分依赖器件面积、掺杂、材料、温度和散热；从端口电压提取势垒时必须扣除串联电阻影响；理想因子是指定偏压与温度区间的表征量，不是全曲线常数

测量、材料与工程取舍

公式

1/C²–V 斜率可反推出掺杂与内建电势

小信号结电容主要来自半导体侧耗尽层；在均匀掺杂和平面近似下，1/C² 与反向偏压近似线性，其斜率给出载流子浓度，电压轴截距给出内建电势，再结合体区费米能级位置可估算势垒高度。13

1/C² = 2(V_bi + V_R)/(qεₛN_DA²)

C
器件耗尽层小信号电容，单位 F
A
有效接触面积，单位 cm²
V_bi
内建电势，单位 V
N_D
施主浓度，单位 cm⁻³
εₛ
半导体介电常数，单位 F/cm

成立条件 均匀掺杂、面积已知、耗尽电容主导；测量频率足以避免慢界面态完全跟随，同时不能引入显著串联电阻误差；V_R 表示反向偏压的正值幅度

关联

重掺杂可把高势垒接触变成低阻欧姆通道

提高半导体表面掺杂会显著压薄耗尽势垒，使载流子可通过热场发射或场发射隧穿，从而获得近似双向、低接触电阻的欧姆接触；因此势垒高度高并不必然意味着端口一定整流。123

成立条件 接触电阻还受界面层、有效面积、材料反应和退火影响；欧姆接触目标是低且稳定的特定接触电阻，不是要求势垒高度严格为零；重掺杂会引入扩散、激活和可靠性等工艺约束

边界

势垒高度需要多种测量方法相互校验

I–V、温度激活能、C–V 和光电法从不同物理量提取势垒高度；清洁且均匀的理想界面可给出相近结果，若方法之间明显不一致，则可能暴露有效面积误差、界面污染、绝缘夹层、深能级或周边漏电。13

成立条件 不同方法的提取公式有各自的均匀势垒、面积、频率和温度假设；测量所得通常是受空间不均匀加权的有效势垒；材料与热处理版本必须与测量结果一同记录

反向特性与失效边界

机制

真实反向电流包含面积通道与周边通道

反向电流不仅包含理想势垒上的热发射，还可能包含界面缺陷、势垒高度不均匀、表面漏电、周边电场增强与隧穿分量；面积主导电流随器件面积缩放，边缘主导电流则更接近随周长缩放。123

成立条件 不同工艺与结构的主导漏电机制可能不同；必须同时记录反向偏压、结温、器件面积和周边终端；不能把测得的全部反向电流直接等同于理想 Jₛ

机制

镜像力降低与隧穿使反向电流不再饱和

反向电场增强时，镜像电荷作用会降低载流子看到的势垒峰值，势垒变薄还会增加量子隧穿概率；两种效应都会使有效势垒随反向偏压降低，从而使反向电流随电压继续增加。123

成立条件 镜像力降低通常在较高界面电场下更明显；隧穿对高掺杂、薄势垒和低温工作更敏感；实际器件还可能同时受界面不均匀与边缘场影响

边界

边缘电场常先于平面结限制耐压

金属接触边缘的曲率会集中电场，使周边提前漏电或击穿；保护环、场板和其他终端结构用于展宽电势降并抑制边缘峰值，器件耐压因此是体区设计与二维边缘设计的共同结果。13

成立条件 一维平面耗尽模型不能预测真实边缘峰值；保护环本身的掺杂和击穿电压必须与主结匹配；击穿是否造成永久损坏仍取决于限流、功率和结温

出处

3 本教材 · 3 处引用
  1. 1

    Modern Semiconductor Devices for Integrated Circuits

    Chenming C. Hu · 2010

    查看这个来源 →
  2. 2
  3. 3

    Physics of Semiconductor Devices

    S. M. Sze, Yiming Li, Kwok K. Ng · 第4版 · 2021

    查看这个来源 →