阱与衬底隔离

Well and Substrate Isolation也称阱隔离、衬底接触、well/substrate isolation

通过适当体区连接、载流子收集和隔离结构，控制CMOS阱与衬底中的非预期作用。

进阶出处 3 份资料

报告问题

速览

约 1 分钟

隔离不只是几何分开：体区电位、接触电阻、护环和深部导电路径也要一并检查。浅沟槽、阱隔离和绝缘衬底解决的对象并不完全相同。

系统理解

约 2 分钟

体硅器件之间可能共享半导体回流或寄生载流子路径。合适的阱与衬底接触将局部体区连接到规定参考，护环收集注入载流子，外延与掺杂分布进一步改变阻抗和收集。表面STI提供浅层横向绝缘，不能独自证明深部路径消失。设计应结合实际工艺规则、供电连接与验证，而不把历史经验间距或理想并联电阻当作制造保证。

由双极晶体管与晶闸管的再生机制进入CMOS寄生结构，再连接到阱/衬底回流、隔离与I/O边界。

关键参数

关键参数
参数	单位	含义
阱/衬底偏压	V	由工艺和工作状态规定参考端
接触与护环连接	—	决定注入载流子的有效回流
局部回流电阻	Ω	与接触位置、材料和几何共同有关
隔离结构	—	区分浅沟槽、阱和绝缘衬底的实际边界

常见误区

图上有STI就切断了所有衬底路径。
只要画出护环，不用检查偏置和连通性。
某教材里的tap密度适用于所有工艺。

工程深入

12 条结论 · 1 道例题

隔离对象与电位

定义

阱与衬底隔离需要同时考虑导电路径和体区电位

阱/衬底隔离并非只是在版图上把两只晶体管画开。它还涉及体区的导电连接、结偏压、绝缘边界及载流子收集方式，目的在于控制本不希望存在的相互影响。^{1, 2}

成立条件 针对具体CMOS工艺横截面和供电连接。；不同阱、外延和绝缘衬底方案应分别说明。

机制

体区接触把局部电位连接到规定参考端

阱接触和衬底接触为体区提供回到规定电位的低阻路径，使注入电流不容易产生过大的局部偏压。应使用工艺允许的连接方式，不能把体区简单当作随意悬浮的理想节点。^{1, 3}

成立条件 本条讨论需要固定体区参考的常规体硅实现。；特殊体偏置或绝缘结构应使用其专门规则。

机制

离最近接触的路径也参与决定局部电阻

同一个供电网络符号下，器件到实际阱/衬底接触之间仍有空间分布的电阻。布局时接触的位置、距离和可用回流面积，会影响注入点处的电位变化，不能只确认“某处已有一个接触”。^{1, 3}

成立条件 具体有效电阻不是只由直线距离唯一决定。；接触间距与数量遵照工艺检查，不采用教材示例作为统一设计规则。

载流子收集与版图

机制

保护环通过电位连接和载流子收集发挥作用

保护环在潜在注入区域或敏感区域周围布置适当掺杂和接触，并连到规定参考电位，为注入载流子提供受控收集路径。它不是仅凭一个闭合几何轮廓就能生效的装饰线。^{1, 3}

成立条件 保护环类型、偏置和位置须与工艺中的载流子路径匹配。；不把一种剖面的正负掺杂接法泛化到所有结构。

边界

护环和接触的金属连接也必须有效

即使硅中的接触和保护环存在，如果它们与正确电源或地之间的金属连接缺失或不适用，也不能得到原来设想的低阻回流。保护检查需包含从硅接触到参考端的完整连通性。^{1, 3}

成立条件 针对以参考电位收集载流子的护环/tap方案。；具体金属电流承受和布线规则需要按工艺验证。

边界

I/O附近的隔离不能只照搬内核标准单元

与外界相连的焊盘可能出现正常电源范围之外的瞬态，向阱或衬底注入的路径与普通内核逻辑不同。因此I/O周围护环、接触和邻接约束需要按对应接口规则检查。^{1, 3}

成立条件 关注外部可施加异常电压的实际结构。；不声称所有I/O都用相同数量或形状的护环。

工艺选择与边界

机制

重掺衬底加外延层可改变寄生电阻与载流子传输

在某些体硅工艺中，轻掺外延层用于器件所需的电性，而下方重掺衬底参与降低回流电阻并改变载流子收集。它是一种具体工艺选择，不是仅靠增加任意层厚就能保证免疫。^{1, 2, 3}

成立条件 限定为所述外延/衬底组合。；需兼顾器件性能、掺杂分布与工艺结构。

边界

浅沟槽的横向隔离不等于切断全部衬底路径

STI主要在器件之间形成浅层横向绝缘边界，但体硅下方仍可能存在连续的半导体区域。判断阱/衬底注入或耦合时，不能只因表面有STI就推定深部所有寄生路径已经消失。^{1, 2}

成立条件 针对所述体硅浅沟槽结构。；SOI或深隔离应按其实际剖面另行分析。

边界

工艺规定的阱连接不能只由逻辑电平推定

阱或衬底所接电位要满足对应结和器件的偏压约束。不同供电域、体偏置和上电状态可能改变这些约束，不能因为两个模块都处理相同的逻辑0或1就任意合并体区连接。^{1, 3}

成立条件 必须明确器件端口、电源域和工艺允许的偏置。；本条不禁止专门设计并验证过的体偏置。

规则与可验证模型

边界

接触密度与隔离间距应以适用工艺规则为准

教材可用接触数量或距离示例解释为什么局部回流重要，但不同工艺的掺杂、几何和寄生结构不同。实际版图应采用对应工艺规定并经过验证的tap、护环和间距规则，不把某个历史经验数值直接变成全站通用要求。^{1, 3}

成立条件 规则与器件类型、工作条件及工艺版本对应。；规则合格不自动覆盖规则以外的异常应用。

公式

理想并联模型说明新增回流支路可能降低等效电阻

若N条回流支路可视为相同且独立的线性电阻Rt，则等效电阻为Rt/N。该模型只用于理解增加可用回流支路的方向性作用，不能把实际分布衬底和接触数直接代入后当作版图保证。¹

R_{\mathrm{eq}}=\frac{R_t}{N},\qquad\Delta V=I_{\mathrm{inj}}\frac{R_t}{N}

Req: N条理想支路的等效电阻，单位 Ω
Rt: 单条理想回流支路电阻，单位 Ω
N: 相同独立支路数，单位 1
Iinj: 流入整个并联网络的电流，单位 A
ΔV: 理想网络两端压降，单位 V

成立条件 各支路连接相同两端且不共享额外串联电阻。；实际接触电阻、扩散电阻、电流拥挤和位置分布需另行分析。

例题：动手算一次教学假设，可复算

教学假设：8条相同回流支路各800 Ω，总注入电流2.00 mA，按理想并联模型估算等效电阻和压降。

已知

N=8，Rt=800 Ω，Iinj=2.00×10⁻³ A。
支路相同、互不共享额外串联电阻。

步骤

Req = 800/8 = 100 Ω，相同电阻并联后除以支路数。
ΔV = 2.00×10⁻³×100 = 0.200 V，用总电流乘等效电阻。

结果理想等效电阻100 Ω，对应压降0.200 V。

只有在新增支路确实有效时，回流阻抗才可能下降。

不能外推到 不能把8个真实tap等同8条独立800 Ω支路；数值不代表实际闩锁裕量。

边界

隔离布置完成后仍需检查注入条件和实物响应

隔离、tap和护环是降低寄生作用的设计手段，不是撤销闩锁验证的理由。应结合实际引脚、供电与温度条件，检查注入前后状态和恢复行为，确认结构在要求范围内有效。^{1, 3}

成立条件 按适用器件与工艺的验证计划执行。；不能把一次未触发推广为所有脉冲和全部工作状态。

出处

3 份资料 · 24 处引用

1
CMOS超大规模集成电路设计（第4版）
- §7.3.6、图7.12–7.13；；PDF pp.464–468（图页466，重复正文467），第 213–215 页 支持：阱与衬底隔离需要同时考虑导电路径和体区电位；体区接触把局部电位连接到规定参考端；离最近接触的路径也参与决定局部电阻；保护环通过电位连接和载流子收集发挥作用；护环和接触的金属连接也必须有效；I/O附近的隔离不能只照搬内核标准单元；重掺衬底加外延层可改变寄生电阻与载流子传输；工艺规定的阱连接不能只由逻辑电平推定；接触密度与隔离间距应以适用工艺规则为准；理想并联模型说明新增回流支路可能降低等效电阻；隔离布置完成后仍需检查注入条件和实物响应
- §3.2.5；；PDF p.206，第 88 页 支持：浅沟槽的横向隔离不等于切断全部衬底路径
查看这个来源 →
2
Integrated Circuit Fabrication: Science and Technology
James D. Plummer, Peter B. Griffin · 2023 prepublication version · 2023
- §2.3–2.4、图2.2–2.3；；PDF pp.49–51，第 37–39 页 支持：阱与衬底隔离需要同时考虑导电路径和体区电位
- §10.2.1；；PDF p.477，第 465 页 支持：重掺衬底加外延层可改变寄生电阻与载流子传输
- §2.4、图2.2–2.3；；PDF pp.50–51，第 38–39 页 支持：浅沟槽的横向隔离不等于切断全部衬底路径
查看这个来源 →
3
Latch-Up — SCAA124
Marty Johnson; Roger Cline; Scott Ward; Joe Schichl · 2015
- SCAA124，§1.3，p.3；PDF页=印刷页 支持：体区接触把局部电位连接到规定参考端；离最近接触的路径也参与决定局部电阻；重掺衬底加外延层可改变寄生电阻与载流子传输；接触密度与隔离间距应以适用工艺规则为准
- SCAA124，§1.3、图3，pp.3–4；PDF页=印刷页 支持：保护环通过电位连接和载流子收集发挥作用；护环和接触的金属连接也必须有效
- SCAA124，§1.2–1.3，pp.2–3；PDF页=印刷页 支持：I/O附近的隔离不能只照搬内核标准单元
- SCAA124，§1.1–1.2，p.2；PDF页=印刷页 支持：工艺规定的阱连接不能只由逻辑电平推定
- SCAA124，§1.3–2，pp.3–4；PDF页=印刷页 支持：隔离布置完成后仍需检查注入条件和实物响应
查看这个来源 →

关键参数

常见误区

隔离对象与电位

#阱与衬底隔离需要同时考虑导电路径和体区电位

#体区接触把局部电位连接到规定参考端

#离最近接触的路径也参与决定局部电阻

载流子收集与版图

#保护环通过电位连接和载流子收集发挥作用

#护环和接触的金属连接也必须有效

#I/O附近的隔离不能只照搬内核标准单元

工艺选择与边界

#重掺衬底加外延层可改变寄生电阻与载流子传输

#浅沟槽的横向隔离不等于切断全部衬底路径

#工艺规定的阱连接不能只由逻辑电平推定

规则与可验证模型

#接触密度与隔离间距应以适用工艺规则为准

#理想并联模型说明新增回流支路可能降低等效电阻

已知

步骤

#隔离布置完成后仍需检查注入条件和实物响应

CMOS超大规模集成电路设计（第4版）

Integrated Circuit Fabrication: Science and Technology

Latch-Up — SCAA124