CMOS 闩锁

CMOS Latch-Up也称闩锁效应、CMOS latch-up

CMOS寄生PNPN结构被注入触发后，可能形成由供电维持的低阻大电流通路。

进阶出处 2 份资料

报告问题

速览

约 1 分钟

MOS逻辑之外还存在由阱、衬底和扩散构成的寄生双极结构。触发只是一开始，是否能形成并保持正反馈才决定是否出现持续闩锁。

系统理解

约 2 分钟

注入电流在阱和衬底的有限电阻上改变局部偏压，可能开启互相驱动的NPN和PNP。再生建立后，即使最初触发结束，供电仍可能维持大电流。I/O过冲、上电暂态和温度需要在具体结构下分析；适当的接触、护环与衬底工艺能够降低风险，但不能替代规定条件的验证。

由双极晶体管与晶闸管的再生机制进入CMOS寄生结构，再连接到阱/衬底回流、隔离与I/O边界。

关键参数

关键参数
参数	单位	含义
注入与回流路径	—	决定局部体区电位如何变化
阱/衬底等效电阻	Ω	将注入电流转成局部偏压
触发与保持条件	—	分别描述打开再生与持续导通的条件
工作与应力环境	—	包含供电、温度和端口组合

常见误区

闩锁只是逻辑锁存器保存状态。
触发电流撤掉后寄生通路一定立即消失。
通过ESD就等于通过闩锁验证。

工程深入

12 条结论 · 1 道例题

寄生结构与再生

定义

CMOS闩锁是寄生通路被触发后的持续大电流状态

在存在相关寄生结构的CMOS中，某次电流注入或异常电压可能触发供电与地之间的低阻通路；触发结束后，这条通路仍可能由供电维持。这与普通逻辑锁存器保存一个比特不是同一含义。^{1, 2}

成立条件 针对具有相关阱、衬底和扩散结构的具体实现。；持续状态还需满足寄生再生和供电保持条件。

机制

阱衬底和扩散区可能组成互相耦合的NPN与PNP

CMOS剖面中的扩散区、阱和衬底不仅构成设计中的MOS管，也可能形成寄生NPN和PNP双极晶体管。判断闩锁风险需识别这些寄生结构的连接，而不能只查看MOS逻辑原理图。^{1, 2}

成立条件 寄生结构取决于工艺横截面及相邻区域。；不把一种n阱结构的极性和位置套用到所有工艺。

机制

阱和衬底的有限电阻能把注入电流变成局部偏压

载流子流向阱或衬底接触的过程中，会在有限电阻上产生电位变化；当这种局部变化使寄生发射结获得足够正向偏置时，就可能打开后续再生过程。芯片外部电源电压稳定不等于每一个体区电位固定。^{1, 2}

成立条件 电阻和电流采用相同局部回流路径定义。；正向导通并非任何工艺都具有相同的精确阈值。

机制

两只寄生晶体管的互相驱动形成正反馈

一只寄生晶体管导通后，其电流可进一步驱动另一只晶体管，后者又加强前者导通；在满足再生条件时，这一反馈把原来的小触发事件放大为持续的大电流路径。只有结构存在但不足以再生，不等于已经发生闩锁。^{1, 2}

成立条件 讨论互相耦合的寄生PNPN/SCR等效结构。；实际触发与保持还与增益、阻抗和温度等有关。

触发与持续条件

边界

触发条件和保持条件必须分开判断

把寄生通路触发导通与使它持续导通是两个问题。短暂注入可能结束，而已有供电仍能维持通路；相反，某些瞬态并未达到再生或保持条件，不能只凭电流尖峰就宣布发生持续闩锁。^{1, 2}

成立条件 持续状态依赖可供给的电压和电流以及具体器件结构。；不要将一个教学门槛当作实物的触发或保持规范。

机制

焊盘超出正常电压范围可能经结向体区注入电流

外部I/O电压过冲到供电以上或欠冲到地以下时，某些源漏与体区的结可能正向偏置，向衬底或阱注入电流。因此I/O附近的寄生结构和电流收集路径特别值得检查。^{1, 2}

成立条件 是否发生注入取决于对应结的偏压和网络连接。；不是所有超出电源轨的波形都会达到触发条件。

关联

上电瞬态也需要沿寄生路径分析

上电过程中不同节点的电压并非同时达到稳态，暂态电流可能流过阱或衬底路径。评估上电闩锁风险需要看实际波形、供电连接和局部注入，而不能仅看稳态逻辑功能是否正确。^{1, 2}

成立条件 用于需要考虑供电建立过程的实际电路。；具体供电顺序与接口约束应依工艺和器件要求确认。

边界

温度会改变寄生路径而不只是改变逻辑延迟

温度变化会影响阱/衬底电阻及寄生载流子传输，进而改变闩锁易感性。因此仅在一个温度点没有触发，不能直接替代规定温度条件下的验证。²

成立条件 讨论所述CMOS寄生机理，不给所有工艺同一单调变化幅度。；应力温度与自热需按试验条件区分。

工程辨别与验证

边界

ESD触发与闩锁保持是不同的失效证据

静电事件可能通过异常电压或注入触发闩锁，但ESD损坏、瞬间逻辑扰动与供电维持的低阻状态需要分别表征。不能用一个ESD电压等级替代闩锁验证。^{1, 2}

成立条件 只在有相关寄生路径与保持条件时讨论两者联系。；判定应结合应力前后供电电流、恢复行为及实际试验程序。

机制

降低局部回流阻抗与收集载流子是抑制手段

增加适当的阱/衬底接触、使用保护环或选择适当外延衬底，可以减少局部电位漂移或寄生载流子耦合。具体能否满足闩锁要求仍取决于工艺结构、布局规则和实物验证。^{1, 2}

成立条件 接触和保护环连到工艺规定的正确电位。；不能仅凭“有护环”就宣称所有应力下免疫。

边界

试验条件不能由一个历史电流数值概括

闩锁表征涉及引脚类型、注入方式、供电、温度和判据。历史文件中的某个注入电流或脉宽只是该文语境，不能在没有核对适用标准与器件条件时当作所有芯片的合格承诺。²

成立条件 本页引用2015年白皮书说明机理和试验分类。；现行认证程序应按适用版本另行确认。

公式

局部欧姆近似可估算注入造成的体区压降

在注入路径可近似为电阻时，局部体区压降可按注入电流与等效体区电阻的乘积估算。它说明为什么减小回流电阻有帮助，但不能单独给出完整的闩锁触发电流。^{1, 2}

\Delta V_b\approx I_{\mathrm{inj}}R_b

ΔVb: 所声明局部体区路径的压降，单位 V
Iinj: 流经该等效路径的注入电流，单位 A
Rb: 该路径的准静态等效电阻，单位 Ω

成立条件 只用于准静态、线性电阻近似。；未建模寄生双极增益、结动态、几何收集和温升。

例题：动手算一次教学假设，可复算

教学假设：局部路径Rb=100 Ω，Iinj=8.00 mA。只估算该路径压降。

已知

Rb=1.00×10² Ω，Iinj=8.00×10⁻³ A。
采用线性欧姆近似，不给出触发阈值。

步骤

ΔVb ≈ 8.00×10⁻³×100 = 0.800 V，A·Ω=V，先把mA换成A。

结果局部路径估算压降0.800 V。

相同注入电流下，更小回流电阻对应更小局部电位变化。

不能外推到 0.800 V不等于任何工艺的统一闩锁触发阈值；不能据此判定器件已闩锁。

出处

2 份资料 · 22 处引用

1
CMOS超大规模集成电路设计（第4版）
- §7.3.6、图7.12–7.13；；PDF pp.464–468（图页466，重复正文467），第 213–215 页 支持：CMOS闩锁是寄生通路被触发后的持续大电流状态；阱衬底和扩散区可能组成互相耦合的NPN与PNP；阱和衬底的有限电阻能把注入电流变成局部偏压；两只寄生晶体管的互相驱动形成正反馈；触发条件和保持条件必须分开判断；焊盘超出正常电压范围可能经结向体区注入电流；上电瞬态也需要沿寄生路径分析；ESD触发与闩锁保持是不同的失效证据；降低局部回流阻抗与收集载流子是抑制手段；局部欧姆近似可估算注入造成的体区压降
查看这个来源 →
2
Latch-Up — SCAA124
Marty Johnson; Roger Cline; Scott Ward; Joe Schichl · 2015
- SCAA124，§1.1–1.2，p.2；PDF页=印刷页 支持：CMOS闩锁是寄生通路被触发后的持续大电流状态；触发条件和保持条件必须分开判断；焊盘超出正常电压范围可能经结向体区注入电流；ESD触发与闩锁保持是不同的失效证据
- SCAA124，§1.2、图1–2，pp.2–3；PDF页=印刷页 支持：阱衬底和扩散区可能组成互相耦合的NPN与PNP
- SCAA124，§1.2，p.2；PDF页=印刷页 支持：阱和衬底的有限电阻能把注入电流变成局部偏压；两只寄生晶体管的互相驱动形成正反馈；上电瞬态也需要沿寄生路径分析；局部欧姆近似可估算注入造成的体区压降
- SCAA124，§1.2末段，p.2；PDF页=印刷页 支持：温度会改变寄生路径而不只是改变逻辑延迟
- SCAA124，§1.3、图3，pp.3–4；PDF页=印刷页 支持：降低局部回流阻抗与收集载流子是抑制手段
- SCAA124，§2–2.1，pp.4–5；PDF页=印刷页 支持：试验条件不能由一个历史电流数值概括
查看这个来源 →

关键参数

常见误区

寄生结构与再生

#CMOS闩锁是寄生通路被触发后的持续大电流状态

#阱衬底和扩散区可能组成互相耦合的NPN与PNP

#阱和衬底的有限电阻能把注入电流变成局部偏压

#两只寄生晶体管的互相驱动形成正反馈

触发与持续条件

#触发条件和保持条件必须分开判断

#焊盘超出正常电压范围可能经结向体区注入电流

#上电瞬态也需要沿寄生路径分析

#温度会改变寄生路径而不只是改变逻辑延迟

工程辨别与验证

#ESD触发与闩锁保持是不同的失效证据

#降低局部回流阻抗与收集载流子是抑制手段

#试验条件不能由一个历史电流数值概括

#局部欧姆近似可估算注入造成的体区压降

已知

步骤

CMOS超大规模集成电路设计（第4版）

Latch-Up — SCAA124