浅沟槽隔离

Shallow Trench Isolation也称 STI、浅槽隔离

在有源区之间形成介质填充的浅沟槽，以限制非预期表面导电并为后续器件提供边界。

进阶出处 3 本教材

报告问题

速览

约 1 分钟

STI是掩模、沟槽刻蚀、界面处理、填充和平坦化共同构成的模块。刻出沟槽或铺上一层氧化物，都只是其中一步。

系统理解

约 2 分钟

STI先用选择性掩模界定隔离区域，再把图形转移入硅。薄衬垫处理暴露界面，主要沉积层填充沟槽，多余材料通过相应平坦化和去掩模步骤处理。它避免了LOCOS主要几何受横向氧化侵入支配的问题，却引入转角应力、填充完整性与表面高度等约束。评价时应同时说明几何口径、所选流程和电绝缘目标，不能只看深宽比或截面外观。

复用FEOL/BEOL、氧化、刻蚀、掺杂与CMP节点，在本页聚焦模块衔接、结构依赖及隔离结果。

关键参数

关键参数
参数	单位	含义
深度与宽度	m	共同描述绝对几何和深宽比
衬垫与填充	—	分别处理硅界面和沟槽体积
表面高度与平坦性	m	决定后续加工的局部边界
隔离电性	—	在声明工作条件下检查不希望的导电

常见误区

槽上覆盖膜就代表内部没有空隙。
同一深宽比代表相同电性和工艺难度。
一张平坦截面足以证明隔离合格。

工程深入

12 条结论 · 1 道例题

隔离对象与图形

定义

STI在相邻有源区之间形成介质填充的浅沟槽

浅沟槽隔离通过在需要隔离的区域刻出沟槽并填充绝缘介质，限制相邻器件表面的非预期导电。它和作为晶体管沟道的有源区承担不同角色，不能把沟槽本身当作晶体管沟道。^{1, 2}

成立条件 针对所述硅CMOS浅沟槽方案。；深度、宽度与具体材料依工艺设计。

边界

STI与LOCOS的集成边界不同

LOCOS依靠选择性氧化形成隔离区，横向氧化扩展会产生鸟嘴并占用有源区边界。STI改用沟槽刻蚀和填充来定义主要几何，但也引入沟槽界面、填充和应力等问题，不是没有代价的替换。^{1, 2}

成立条件 只比较所述隔离路线的机制。；不将某个历史节点当作所有产品的切换时间。

机制

垫氧和氮化硅堆叠帮助把隔离图形传入硅中

代表性STI流程先形成垫氧和氮化硅等掩模层，再用光刻图形选择沟槽区域。不同层在图形转移、表面保护或后续去除中承担不同任务，不能把“有光刻胶”当作全部硬掩模结构。^{1, 2}

成立条件 限定为本页引用的氧化物/氮化物掩模方案。；每一层的实际厚度和替代材料由工艺决定。

机制

沟槽轮廓由图形与刻蚀材料选择共同决定

在掩模开口处依次加工硬掩模和硅，才能得到所需沟槽。沟槽侧壁、转角和暴露表面将成为后续衬垫与填充的边界，因此刻出开口只是模块的中间状态。^{1, 2}

成立条件 图形宽度不是最终所有界面尺寸的唯一来源。；本条不提供实际刻蚀气体配方或设备参数。

衬垫界面与填充

机制

薄衬垫氧化物先处理暴露的硅界面

沟槽刻蚀后，代表流程在暴露硅表面形成薄衬垫氧化层，再进行主要填充。衬垫对应硅与介质界面的质量，而填充对应沟槽体积，两者不能仅按同一种化学成分合并为同一步。^{1, 2}

成立条件 针对热氧化衬垫加沉积填充的示例。；实际工艺还需控制损伤、应力和表面洁净。

边界

沟槽角部使氧化应力不能只按平面厚度判断

硅氧化伴随体积变化，而沟槽转角附近的几何约束会影响局部应力与界面形状。教材流程采用薄衬垫而不是把整槽都靠热氧化填满，说明界面处理与体积填充需要分工。¹

成立条件 针对所述沟槽热氧化与硅/氧化物结构。；应力大小需结合形貌和温度，不由一个平面厚度独自决定。

机制

沉积填充与热氧化不是相同的材料供给方式

热氧化利用原有硅参与反应，沉积填充则由外部前驱物提供材料。STI常把薄界面氧化与主要沉积填充分开，从而不必靠消耗大量原硅来填满沟槽。^{1, 2}

成立条件 针对所述氧化硅衬垫和CVD填充。；沉积材料的致密化与后处理另按路线说明。

边界

过填之后仍需确认槽内没有不希望的间隙

沉积层覆盖或超过沟槽上方，不代表槽内已经连续、无空隙地填满。尤其在侧壁更接近竖直时，应把填充完整性作为独立问题，而不是只检查表面膜厚。¹

成立条件 讨论填充结构完整性，不推定某个设备或材料必然产生空洞。；需要适合目标几何的工艺和量测。

平坦化与模块交付

机制

CMP和停止层把过填结构变成后续可加工表面

在所述代表流程中，氧化物过填后通过CMP去掉多余表面材料，氮化硅层可作为停止层；随后按路线去除相关掩模，得到较平坦的隔离/有源区结构。不能把平坦化前后的结构视为同一完成状态。^{1, 3}

成立条件 这里采用先CMP再去氮化物的具体路线。；不同教材简图的掩模去除次序可能不同，应以所述路线为准。

边界

完成的STI要为相邻栅和后续层提供合适边界

STI模块的结果不仅是“槽已填上”，还要在有源区周围形成适合后续器件和叠层加工的表面与界面。后续栅在有源区工作，隔离区则应限制寄生导电，二者的高度与界面需要协调。^{1, 2}

成立条件 不把表面平坦自动当作全部电性合格。；具体表面高度和允许偏差由后续工艺要求决定。

边界

几何连续的隔离层还需要满足电绝缘目标

沟槽形貌和填充完整性是结构检查，是否阻止不希望的器件相互作用还涉及介质与界面的漏电等电性。不能仅凭一张截面看起来连续，就宣布所有工作电压下隔离性能合格。^{1, 2}

成立条件 在声明的工作条件与器件结构下评价。；本条不指定普适漏电或击穿门槛。

公式

深宽比是几何描述而不是填充或电性保证

把沟槽深度d除以所声明的开口宽度w，可得到无量纲深宽比AR。比较几何时必须说明宽度取自哪个位置，尤其是侧壁倾斜时；同一AR不代表同样的应力、空洞概率或漏电。¹

\mathrm{AR}=\frac{d}{w}

AR: 以所声明宽度计算的沟槽深宽比，单位 1
d: 沟槽深度，单位 m
w: 所声明位置的沟槽宽度，单位 m

成立条件 下式采用矩形截面或已明确宽度位置的简化几何。；例题忽略侧壁锥度与衬垫占据的宽度。

例题：动手算一次教学假设，可复算

教学假设：矩形沟槽深300 nm、宽100 nm。求深宽比；若宽改为150 nm而深度不变，几何比值如何变化？

已知

d=300 nm，w1=100 nm，w2=150 nm。
同一长度单位可直接约分；尺寸不是工艺规范。

步骤

AR1 = 300/100 = 3.00，长度单位相除后消去。
AR2 = 300/150 = 2.00，只改变所声明的宽度。

结果深宽比由3.00变为2.00。

几何比值会随宽度口径改变，应与绝对尺寸一起报告。

不能外推到 不能从3或2直接推定填充良率、击穿或应力合格；不代表真实侧壁为矩形。

出处

3 本教材 · 21 处引用

1
Integrated Circuit Fabrication: Science and Technology
James D. Plummer, Peter B. Griffin · 2023 prepublication version · 2023
- 第 2 章；；PDF pp.47–52，第 35–40 页 支持：STI在相邻有源区之间形成介质填充的浅沟槽
- 第 6 章、图6.5；；PDF pp.258，第 246 页 支持：STI与LOCOS的集成边界不同
- 第 2 章；；PDF pp.50–51，第 38–39 页 支持：垫氧和氮化硅堆叠帮助把隔离图形传入硅中；沟槽轮廓由图形与刻蚀材料选择共同决定
- 第 2 章；；PDF pp.51–52，第 39–40 页 支持：薄衬垫氧化物先处理暴露的硅界面；沟槽角部使氧化应力不能只按平面厚度判断；沉积填充与热氧化不是相同的材料供给方式
- 第 2 章；；PDF pp.52，第 40 页 支持：过填之后仍需确认槽内没有不希望的间隙；CMP和停止层把过填结构变成后续可加工表面
- 第 2 章；；PDF pp.47–52、57–58，第 35–40、45–46 页 支持：完成的STI要为相邻栅和后续层提供合适边界
- 第 2 章；；PDF pp.50，第 38 页 支持：几何连续的隔离层还需要满足电绝缘目标
- 第 2 章；；PDF pp.50–52，第 38–40 页 支持：深宽比是几何描述而不是填充或电性保证
查看这个来源 →
2
CMOS超大规模集成电路设计（第4版）
- §3.2.5、图3.7；；PDF pp.206–208（含独立图页与重复扫描），第 88 页 支持：STI在相邻有源区之间形成介质填充的浅沟槽；STI与LOCOS的集成边界不同；薄衬垫氧化物先处理暴露的硅界面
- §3.2.5；；PDF pp.206–208（含独立图页与重复扫描），第 88 页 支持：垫氧和氮化硅堆叠帮助把隔离图形传入硅中；沟槽轮廓由图形与刻蚀材料选择共同决定；沉积填充与热氧化不是相同的材料供给方式
- §3.2.5–3.2.6；；PDF pp.206–209（含独立图页与重复扫描），第 88–89 页 支持：完成的STI要为相邻栅和后续层提供合适边界
- §3.2.5；；PDF pp.206–209（含独立图页与重复扫描），第 88–89 页 支持：几何连续的隔离层还需要满足电绝缘目标
查看这个来源 →
3
数字集成电路：电路、系统与设计（第2版）
Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić
- §2.2.3–2.2.4、图2.6–2.7；；PDF pp.53–54，第 31–32 页 支持：CMP和停止层把过填结构变成后续可加工表面
查看这个来源 →

关键参数

常见误区

隔离对象与图形

#STI在相邻有源区之间形成介质填充的浅沟槽

#STI与LOCOS的集成边界不同

#垫氧和氮化硅堆叠帮助把隔离图形传入硅中

#沟槽轮廓由图形与刻蚀材料选择共同决定

衬垫界面与填充

#薄衬垫氧化物先处理暴露的硅界面

#沟槽角部使氧化应力不能只按平面厚度判断

#沉积填充与热氧化不是相同的材料供给方式

#过填之后仍需确认槽内没有不希望的间隙

平坦化与模块交付

#CMP和停止层把过填结构变成后续可加工表面

#完成的STI要为相邻栅和后续层提供合适边界

#几何连续的隔离层还需要满足电绝缘目标

#深宽比是几何描述而不是填充或电性保证

已知

步骤

Integrated Circuit Fabrication: Science and Technology

CMOS超大规模集成电路设计（第4版）

数字集成电路：电路、系统与设计（第2版）