硅通孔

Through-Silicon Via也称 TSV、硅穿孔、穿硅通孔

穿过硅体建立垂直电连接、并同时受电学寄生与材料界面约束的互连结构。

进阶出处 4 份资料

报告问题

速览

约 1 分钟

TSV 把连接从硅的一侧带到另一侧。常见金属 TSV 由导体、绝缘衬层和硅体组成，但也有其他导电实现。孔短不代表没有电阻、电容、回流与热应力问题。

系统理解

约 2 分钟

从几何看，长度和有效截面积决定直流导体电阻；从场分布看，绝缘衬层、有限电导硅体与相邻回流通路决定耦合和高频表现；从材料看，金属与硅热膨胀失配会把温度变化转为界面载荷。因此必须分别说明几何、材料、频段、偏置和测试边界。

衔接金属互连、先进封装与后续三维集成架构；先区分导电通路与绝缘衬层，再理解回流和热机械约束。

关键参数

关键参数
参数	单位	含义
深宽比	1	孔深与所定义孔径之比
直流电阻	Ω	指定温度和几何下的通路电阻
衬层电容	F	与几何、偏置和频段有关的耦合量
节距	m	相邻 TSV 中心距离

常见误区

所有 TSV 都是铜柱。
TSV 越短就完全没有寄生。
导通电阻正常就说明绝缘层可靠。

工程深入

12 条结论 · 1 道例题

结构与边界

定义

TSV 在硅体内建立垂直电连接

硅通孔以穿过硅体的导电通路连接上下表面或不同互连层，不能把只穿过层间介质的普通金属通孔直接称为 TSV。^{1, 2}

成立条件 讨论电互连用途；通孔可先以盲孔形态制造，后续减薄才贯通。

机制

金属填充 TSV 的衬底不是理想绝缘体

Cu、绝缘衬层和硅体构成金属—绝缘体—半导体结构；硅的有限电导使其不能仅按金属柱与理想绝缘外壳理解。¹

成立条件 针对常规 Cu/SiO₂/Si TSV，不推广到所有衬底和填充材料。

边界

TSV 的导体并不限定为铜

铜填充是 TSV 的一种实现；也存在利用隔离沟槽包围低电阻硅区域形成垂直导电通路的结构，因此 TSV 名称本身不能确定填充材料和电阻。^{1, 3}

成立条件 低电阻硅芯方案与 Cu 柱方案的阻值、工艺温度和用途不能直接互换。

几何与直流电阻

公式

深宽比必须说明深度和孔径的定义

圆形直孔的深宽比取孔深与孔径之比；锥形孔若使用顶部或底部直径，必须明确约定，不能混用其数值比较工艺难度。¹

\mathrm{AR}=H/D

AR: 圆形直孔深宽比，单位 1
H: 孔深，单位 m
D: 所定义的孔直径，单位 m

成立条件 H 与 D 使用相同长度单位；该定义不把节距当作孔径。

公式

圆柱导体直流电阻随长度增大而增大

忽略接触电阻并假设实心均匀圆柱导体时，直流电阻等于电阻率乘长度再除以截面积。它是几何估算，不包含高频集肤效应与实际金属微结构修正。¹

R_{\mathrm{DC}}=\frac{\rho H}{\pi(D/2)^2}

RDC: 均匀圆柱导体直流电阻，单位 Ω
ρ: 指定温度下导体电阻率，单位 Ω·m
H: 导体长度，单位 m
D: 有效导电直径，单位 m

成立条件 D 是有效导电直径，而不是含绝缘层的外径。；ρ 在指定温度下取值；只计算单根 TSV 导体。

例题：动手算一次教学假设，可复算

教学假设：实心铜 TSV 长 50 μm、有效直径 10 μm，取电阻率 1.7×10⁻⁸ Ω·m，忽略接触与尺寸效应，估算其直流电阻。

已知

H=50×10⁻⁶ m
D=10×10⁻⁶ m
ρ=1.7×10⁻⁸ Ω·m

步骤

A=π(5×10⁻⁶)²=7.854×10⁻¹¹ m²，孔径先转换为米，再计算圆形截面积。
RDC=(1.7×10⁻⁸)(50×10⁻⁶)/(7.854×10⁻¹¹)=0.01082 Ω，电阻率乘长度除面积，单位为 Ω。

结果约 0.011 Ω，即 11 mΩ。

这是指定几何和电阻率下的教学估算，不是某工艺的保证指标。

不能外推到 未计接触、阻挡层、温升、晶粒与高频效应；不能用作完整链路电阻。

寄生参数与频率

公式

薄绝缘衬层下可用面积近似估算侧壁电容

在衬层远薄于金属柱半径、忽略端部电场并把外侧近似为等势边界时，侧壁几何电容约等于介电常数乘侧壁面积再除以衬层厚度。该量不是所有偏压和频率下的完整 MIS 等效电容。¹

C_{\mathrm{lin}}\approx\frac{\varepsilon\pi D H}{t}

Clin: 薄衬层近似的侧壁几何电容，单位 F
ε: 衬层绝对介电常数，单位 F/m
D: 金属柱直径，单位 m
H: 有效侧壁高度，单位 m
t: 绝缘衬层厚度，单位 m

成立条件 t≪D/2，H 足够大以弱化端部效应。；ε 是绝缘材料的绝对介电常数；未包含硅耗尽层和有损衬底。

机制

回流路径会改变互感与环路电感

信号 TSV 的电感不能脱离回流路径单独评价；信号与接地 TSV 的距离和几何改变互感，从而改变信号—回流回路的等效电感。¹

成立条件 教材中的成对信号/接地模型并不等于任意封装电源回路。

机制

硅衬底使耦合网络具有损耗与频率依赖

绝缘层电容与硅中的电阻、电容共同决定相邻 TSV 的电耦合。随频率变化，同一几何结构的有效传播参数和损耗不能用一个固定无损电容完全概括。¹

成立条件 限于教材的 MIS 信号/接地 TSV 模型及其适用频段。

边界

节距优化不能只追求一个寄生量最小

改变信号与回流 TSV 的节距会同时改变耦合电容、互感与插入损耗；应在给定材料、频段和回流拓扑下权衡，而不是把孔间距越大或越小当作普遍最优。¹

成立条件 不把教材特定双线模型的尺寸建议当成所有 TSV 的设计规则。

热机械与应用

机制

热膨胀失配可使金属 TSV 损伤周围材料

Cu 与 Si 的热膨胀不同，温度变化会在受约束的通孔附近形成应力，并可能引起界面开裂或 Cu 胀出；风险依赖材料、尺寸、温度历程和约束条件。^{1, 3}

成立条件 不能仅由热膨胀系数差直接推出应力值或寿命。

边界

堆叠结构不必都用相同的 TSV 连接方式

TSV、微凸点、横向转接板互连及晶圆键合承担不同层次的连接功能；具有三维堆叠外形，不代表每个芯片都必须有穿硅金属孔。^{1, 2}

成立条件 区分转接板中的垂直引出、芯片间连接和单片垂直器件集成。

测量与失效判断

边界

导通电阻与绝缘完整性需要分别表征

导电通路电阻正常并不能证明绝缘衬层可靠；还应针对 TSV 与衬底间漏电、介质耐压及所需频段的耦合建立测试，测试条件必须与实际结构对应。^{1, 4}

成立条件 直流导通、漏电、介质应力和高频参数不是同一个指标。；加速应力测试结果不能直接等同于未建模的使用寿命。

出处

4 份资料 · 17 处引用

1
三维电子封装的硅通孔技术
- §2.1–2.2，图2.1；PDF pp.63–64；印刷 pp.39–40 支持：TSV 在硅体内建立垂直电连接
- §3.5.1–3.5.2，图3.34–3.35；PDF pp.149–151；印刷 pp.125–127 支持：金属填充 TSV 的衬底不是理想绝缘体
- §2.11，表2.8；PDF pp.114；印刷 pp.90 支持：TSV 的导体并不限定为铜
- §2.4.1、§2.4.3，表2.2；PDF pp.66,70；印刷 pp.42,46 支持：深宽比必须说明深度和孔径的定义
- §3.5.2，式(3.8)的零频极限；结合圆截面积推导；PDF pp.150–151；印刷 pp.126–127 支持：圆柱导体直流电阻随长度增大而增大
- §3.5.2，式(3.11)；符号改写为 H、t；PDF pp.151；印刷 pp.127 支持：薄绝缘衬层下可用面积近似估算侧壁电容
- §3.5.2，式(3.9)–(3.10)，图3.35；PDF pp.150–151；印刷 pp.126–127 支持：回流路径会改变互感与环路电感
- §3.5.1–3.5.3，图3.34–3.35；PDF pp.149–152；印刷 pp.125–128 支持：硅衬底使耦合网络具有损耗与频率依赖
- §3.5.3 总结与建议；PDF pp.151–152；印刷 pp.127–128 支持：节距优化不能只追求一个寄生量最小
- §3.2，图3.3、3.7；PDF pp.121–128；印刷 pp.97–104 支持：热膨胀失配可使金属 TSV 损伤周围材料
- §2.11，表2.8；PDF pp.114–117；印刷 pp.90–93 支持：堆叠结构不必都用相同的 TSV 连接方式
- §2.7.3、§3.6；PDF pp.96–97,152–157；印刷 pp.72–73,128–133 支持：导通电阻与绝缘完整性需要分别表征
查看这个来源 →
2
Integrated Circuit Fabrication: Science and Technology
James D. Plummer, Peter B. Griffin · 2023 prepublication version · 2023
- §11.8，图11.50、11.52；PDF pp.579,581；印刷 pp.567,569 支持：TSV 在硅体内建立垂直电连接
- §11.8，图11.51–11.53；PDF pp.580–582；印刷 pp.568–570 支持：堆叠结构不必都用相同的 TSV 连接方式
查看这个来源 →
3
High Density Through Silicon Via (TSV)
Magnus Rimskog; Tomas Bauer · 2008
- §2 Technology，图1–4；论文 PDF pp.1–2；原文无独立印刷页码 支持：TSV 的导体并不限定为铜
- §5 Competing Technologies；论文 PDF pp.4；原文无独立印刷页码 支持：热膨胀失配可使金属 TSV 损伤周围材料
查看这个来源 →
4
Reliability challenges for barrier/liner system in high aspect ratio through silicon vias
Yunlong Li; Stefaan Van Huylenbroeck; Els Van Besien; Xiaoping Shi; Chen Wu; Michele Stucchi; Gerald Beyer; Eric Beyne; Ingrid De Wolf; Kristof Croes · 2014
- Abstract、Introduction、Experiments；电压应力与 I–V 测试；Microelectronics Reliability 54 (2014), pp.1949–1952；核验的是出版社网页对应段落，PDF页未取得 支持：导通电阻与绝缘完整性需要分别表征
查看这个来源 →

关键参数

常见误区

结构与边界

#TSV 在硅体内建立垂直电连接

#金属填充 TSV 的衬底不是理想绝缘体

#TSV 的导体并不限定为铜

几何与直流电阻

#深宽比必须说明深度和孔径的定义

#圆柱导体直流电阻随长度增大而增大

已知

步骤

寄生参数与频率

#薄绝缘衬层下可用面积近似估算侧壁电容

#回流路径会改变互感与环路电感

#硅衬底使耦合网络具有损耗与频率依赖

#节距优化不能只追求一个寄生量最小

热机械与应用

#热膨胀失配可使金属 TSV 损伤周围材料

#堆叠结构不必都用相同的 TSV 连接方式

测量与失效判断

#导通电阻与绝缘完整性需要分别表征

三维电子封装的硅通孔技术

Integrated Circuit Fabrication: Science and Technology

High Density Through Silicon Via (TSV)

Reliability challenges for barrier/liner system in high aspect ratio through silicon vias