三维集成电路的堆叠热管理

Thermal Management of Three-Dimensional Integrated Circuits

把各层热源、界面与冷却边界一起建模，检查局部热点和任务持续时间。

专深出处 7 份资料

报告问题

速览

约 1 分钟

三维集成把多个有源层放进相近占地，电互连更短并不表示热更容易排出。应先确定每层在哪里发热、热经过哪些材料和界面，再用相应边界和热历史判断温度。

系统理解

约 2 分钟

热设计先建立与层坐标对应的功率图，再识别硅、键合界面、微凸点、填料、TIM与散热装置形成的路径。埋藏层既可能自身发热，也会受到邻层热耦合，不能按单层瓦数排列最高温度。

细节结构可在保留方向性与适用范围的条件下等效为热区或RC网络。稳态用于持续负载，瞬态用于任务时长和热历史；最终需把模型、实际功率、夹具及测温位置对应验证。

承接结温与热阻抗、TSV及键合；将堆叠空间与热边界约束交给三维设计测试协同节点。

关键参数

关键参数
参数	单位	含义
温度场	K	各层与各平面位置随时间的温度
方向热导率	W/(m·K)	对应指定方向的等效热导能力
热容	J/K	紧凑热单元的蓄热参数

常见误区

功耗最小的一层必然温度最低。
有铜TSV就可以忽略界面与绝缘层热阻。
稳态平均温度合格说明任意测试排程都合格。

工程深入

12 条结论 · 1 道例题

热源与散热路径

定义

三维热设计要按占地面积汇总各层功耗

多层有源芯片共用相近的封装占地时，应把各层功耗叠加到共同的散热任务中；互连缩短带来的电功耗收益，并不自动消除堆叠的散热约束。^{1, 2}

成立条件 针对有源芯片堆叠，不把纯无源转接板视作同等热源；应比较相同工作负载、总功耗和冷却条件

机制

低功耗芯片也可能是堆叠中更热的一层

层温度由自身发热、邻层传热和通往冷却边界的路径共同决定；被埋在较差散热位置的低功耗芯片，温度可能高于靠近散热器的高功耗芯片。^{1, 2}

成立条件 温度排序必须由指定结构与边界求解，不按功耗单独排序；不把某一书中结构的温差当作所有堆叠的固定值

机制

热路径模型必须包含芯片之间的界面

硅片、键合层、微凸点与填充材料、TIM和封装冷却边界共同构成热路径。仅给硅片一个热导率，不能代替整个堆叠的热阻网络。^{1, 3}

成立条件 按实际结构选择热路径；不存在的材料层不能凭空添加；接触及界面参数需要与面积、厚度和测试边界配套

等效模型与瞬态

边界

等效材料应保留方向差异

含竖直铜柱、绝缘衬层和介质的转接板，其面内与厚度方向的等效热导率可以不同；把所有方向统一成一个平均数，可能掩盖横向扩热与竖向导热的差别。^{4, 5}

成立条件 针对具有方向性微结构的等效区域；不把特定TSV几何拟合出的系数推广为全部互连工艺的材料常数

公式

提取方向热导率要写清热流边界与温差

在一维稳态、均匀热流且侧壁绝热的等效试块中，可由热流密度、厚度与两端平均温差的绝对值反求该方向等效热导率。这个提取试验不等于真实封装的全部散热情况。⁴

k_{\mathrm{eq},z}=\frac{q^{\prime\prime} L_z}{|\Delta T|}

$k_{\mathrm{eq},z}$: 指定厚度方向的等效热导率单位 W/(m·K)
$q^{\prime\prime}$: 热流密度大小单位 W/m²
$L_z$: 沿厚度方向的试块长度单位 m
$\Delta T$: 两端平均温差单位 K

成立条件 q″为指定方向热流密度大小，不是总功率；温差非零；试块侧壁绝热且一端等温，温度平均方式固定

例题：动手算一次教学假设，可复算

教学试块厚100 μm，施加1.20 MW/m²稳态热流，端面温差1.00 K，求厚度方向等效热导率。

已知

Lz=100 μm
q″=1.20 MW/m²
|ΔT|=1.00 K；侧壁绝热、端面平均温度

步骤

Lz = 100×10⁻⁶ m = 1.00×10⁻⁴ m长度换算为米。
keq,z = 1.20×10⁶×1.00×10⁻⁴/1.00 = 120 W/(m·K)代入傅里叶定律的一维等效提取关系。

结果 keq,z=120 W/(m·K)。

数值属于给定试块及边界下的方向等效量。

适用边界 全部数值是教学假设；不能反推任意实际TSV阵列都具有此热导率。

边界

铜的导热改善与绝缘衬层的阻碍要同时建模

增加铜通路可能改善局部导热，但TSV绝缘衬层和非铜填充区也会改变热流；净效果随孔径、节距、填充形态和衬层厚度变化，不能只看铜的块体热导率。⁴

成立条件 只讨论热导贡献，不据此决定信号、应力或可靠性最优点；不直接套用未覆盖当前几何范围的经验式

机制

堆叠瞬态应保留各层区域温度而非一个平均结温

堆叠热网络应保留各层、各平面区域的温度；相邻层和同层区域之间按温差交换热量，即使某区当前未发热，也可能继续接收邻区热量。下一任务相同功率图若从不同逐层温度分布开始，会得到不同局部温升轨迹。^{3, 6}

成立条件 热阻单位K/W、热容单位J/K；节点划分、层间及层内连接须与实际结构相匹配；模型参数和时间分辨率须适合所关心的瞬态，不把某论文的有效热容数值当硅材料常数

验证与工程选择

机制

局部热点需要空间功率图而非只有总瓦数

在每层记录功率随平面位置的分布，可以识别上下热点重叠及局部冷却不足；单一总功耗数字会丢掉这些空间信息。^{2, 7}

成立条件 功率图与层结构、材料及工作负载相匹配；区域划分需兼顾热点分辨率与计算量

边界

边界条件应与测量工况对应校准

热仿真中的环境温度、散热器、风扇或冷板条件，应与验证试验一致；在一个冷却装置上校准得到的边界参数，不能无说明地移用到另一套装置。^{1, 2}

成立条件 校准对象包括功率、结构和测温位置；校准与独立验证不同，不能用同一曲线既拟合又声称独立验证

边界

散热片与冷却热阻属于系统假设

把冷却模组等效成一个热阻，适合在明确面积与边界下做结构比较；散热片、TIM及外部流动条件变化后，必须重新检查该等效假设。^{1, 2}

成立条件 不把热沉总热阻与材料热导率混用；简化模型不覆盖全部三维扩热、接触和流体细节

机制

热测试芯片同时需要可控加热与分布测温

为检验堆叠冷却方案，可在测试芯片上布置背景加热、热点加热与温度传感结构，再观察不同位置对冷却条件的响应；只测封装表面一处温度不足以复现所有埋藏热点。⁷

成立条件 这是MIT Lincoln所报告测试芯片的设计思想，不是所有产品必须复制的标准架构；传感器须校准，测点密度有限

边界

稳态安全与短时热点是不同的验收问题

稳态分析检查持续负载下的温度分布；瞬态分析检查升温过程、任务持续时间及先前热历史。不能仅凭一次平均温度或一个稳态点，判定所有工作负载和测试调度都安全。^{2, 3}

成立条件 按具体温度上限与任务时间判定；热模型必须包含相应时间尺度的热容及边界响应

出处

7 份资料 · 21 处引用

1
集成电路三维系统集成与封装工艺
- 第 9 章 §9.1，印刷第261页 支持：三维热设计要按占地面积汇总各层功耗
- 第 9 章 §9.5.4，图9.5，印刷第266页 支持：低功耗芯片也可能是堆叠中更热的一层
- 第 9 章 §9.4，图9.2，印刷第263页 支持：热路径模型必须包含芯片之间的界面
- 第 9 章 §9.5.3，图9.4、表9.1–9.2，印刷第265页 支持：边界条件应与测量工况对应校准
- 第 9 章 §9.5.3，印刷第265页 支持：散热片与冷却热阻属于系统假设
查看这个来源 →
2
Thermal Analysis of a 3D Stacked High-Performance Commercial Microprocessor using Face-to-Face Wafer Bonding Technology
Rahul Mathur; Chien-Ju Chao; Rossana Liu; Nikhil Tadepalli; Pranavi Chandupatla; Shawn Hung; Xiaoqing Xu; Saurabh Sinha; Jaydeep Kulkarni · 2020
- §I Introduction，作者稿PDF第2页（不虚填正式会议版印刷页码） 支持：三维热设计要按占地面积汇总各层功耗
- §V Results，图10，作者稿PDF第5页（不虚填正式会议版印刷页码） 支持：低功耗芯片也可能是堆叠中更热的一层
- §III Thermal analysis framework，图4–5，作者稿PDF第3页（不虚填正式会议版印刷页码） 支持：局部热点需要空间功率图而非只有总瓦数
- §III-A Model Calibration，图6，作者稿PDF第4页（不虚填正式会议版印刷页码） 支持：边界条件应与测量工况对应校准
- §III、§III-A，作者稿PDF第3–4页（不虚填正式会议版印刷页码） 支持：散热片与冷却热阻属于系统假设
- §V Results，图12，作者稿PDF第6页（不虚填正式会议版印刷页码） 支持：稳态安全与短时热点是不同的验收问题
查看这个来源 →
3
Temperature-Conscious Test Scheduling Strategies for 3D Integrated Circuits
Hsiu-Wei Chen; Sz-Chi Ting; Liang-Ying Su; Shih-Hsu Huang · 2026
- §3.2.1，式(2)，文章页码第5页（共21页） 支持：热路径模型必须包含芯片之间的界面
- §3.2.3，式(3)–(4)，文章页码第6页（共21页） 支持：堆叠瞬态应保留各层区域温度而非一个平均结温；稳态安全与短时热点是不同的验收问题
查看这个来源 →
4
三维电子封装的硅通孔技术
- 第 3 章 §3.4.1，图3.19，印刷第116页 支持：等效材料应保留方向差异
- 第 3 章 §3.4.1，图3.20、式(3.3)，印刷第117页 支持：提取方向热导率要写清热流边界与温差
- 第 3 章 §3.4.6，图3.29–3.33，印刷第125页 支持：铜的导热改善与绝缘衬层的阻碍要同时建模
查看这个来源 →
5
An Anisotropic Equivalent Thermal Model for Shield Differential Through-Silicon Vias
Guangbao Shan; Guoliang Li; Dongdong Chen; Zifeng Yang; Di Li; Yintang Yang · 2021
- 2 节 Expressions for Equivalent Thermal Conductivities of SDTSV，式(2)、(4)–(17)、图1–2，3.1 节 Numerical Validation，图4–6，归档全文HTML/XML，无本次实核PDF页码 支持：等效材料应保留方向差异
查看这个来源 →
6
Power and Thermal Model
gem5 project contributors
- Power and Thermal Model / Thermal model、Class overview，官方HTML，无印刷/PDF页码 支持：堆叠瞬态应保留各层区域温度而非一个平均结温
查看这个来源 →
7
New chip tests cooling solutions for stacked microelectronics
Kylie Foy · 2025
- 2025-04-14，正文芯片功能、局部加热及二极管测温段，机构HTML，无印刷/PDF页码 支持：局部热点需要空间功率图而非只有总瓦数；热测试芯片同时需要可控加热与分布测温
查看这个来源 →

本页结论均已对照来源核对，其中 3 条目前只有一个来源，尚未经过同行专家审阅。发现不准确的地方，请告诉我们。

报告这一页的问题

关键参数

常见误区

热源与散热路径

#三维热设计要按占地面积汇总各层功耗

#低功耗芯片也可能是堆叠中更热的一层

#热路径模型必须包含芯片之间的界面

等效模型与瞬态

#等效材料应保留方向差异

#提取方向热导率要写清热流边界与温差

已知

步骤

#铜的导热改善与绝缘衬层的阻碍要同时建模

#堆叠瞬态应保留各层区域温度而非一个平均结温

验证与工程选择

#局部热点需要空间功率图而非只有总瓦数

#边界条件应与测量工况对应校准

#散热片与冷却热阻属于系统假设

#热测试芯片同时需要可控加热与分布测温

#稳态安全与短时热点是不同的验收问题

集成电路三维系统集成与封装工艺

Thermal Analysis of a 3D Stacked High-Performance Commercial Microprocessor using Face-to-Face Wafer Bonding Technology

Temperature-Conscious Test Scheduling Strategies for 3D Integrated Circuits

三维电子封装的硅通孔技术

An Anisotropic Equivalent Thermal Model for Shield Differential Through-Silicon Vias

Power and Thermal Model

New chip tests cooling solutions for stacked microelectronics