跳到正文
半导体开放世界

三维集成：从堆叠热路径到测试协同

把层间材料、温度历史和测试资源放在同一套约束中理解。

适合
理解封装基础、准备学习三维测试约束的读者
学完你能
能区分功率、访问和温度预算，并解释为何排程与共享硬件需要协同验证。
预计
约3–5小时 · 5 站

建立热与互连基础

必学3 站

从结温热阻抗与硅通孔建立堆叠模型所需的概念。

  1. 1结温与瞬态热阻专深结温是芯片有源结区的等效温度，热阻和瞬态热阻把耗散功率映射为特定热参考点上的稳态或随时间温升，是功率器件安全工作与寿命分析的热学底座。
  2. 2硅通孔进阶穿过硅体建立垂直电连接、并同时受电学寄生与材料界面约束的互连结构。
  3. 3三维集成电路的堆叠热管理专深把各层热源、界面与冷却边界一起建模，检查局部热点和任务持续时间。

接入测试访问与排程

必学2 站

在可测性设计基础上检查三维测试的热、时间与资源限制。

  1. 4可测性设计进阶在设计阶段提供测试结构与激励方法，使制造后的芯片内部行为更容易控制和观察。
  2. 5三维集成的设计与测试协同专深把访问资源、测试时间、空间功率与热状态放入同一个可行性检查。

学完之后

可以顺着下面这几条继续。

浏览全部学习路线