三维集成的设计与测试协同

Design and Test Co-Optimization for Three-Dimensional Integration

把访问资源、测试时间、空间功率与热状态放入同一个可行性检查。

专深出处 5 份资料

报告问题

速览

约 1 分钟

三维测试不只是让更多模块同时运行。访问通道足够时仍可能超功率或出现埋藏热点；热约束又会影响可共享的测试硬件与总时间。因此应把物理位置、DfT可配置性和排程一起检查。

系统理解

约 2 分钟

建立每个测试任务的层位置、功率、时长与访问需求，并与堆叠热模型连接。候选任务必须同时通过资源、功率及温度约束，完成任务只释放资源而不会自动清除热历史。

协同选择可包含访问宽度、测试先后与BIST共享。但模型里的分区并行限制、前瞻裕量或面积系数均有适用条件。最终方案需在与测试夹具一致的边界下验证，不把搜索中的估计最优误当作产品签核。

已有可测性设计与MBIST解释基础机制；本节点只补三维空间、热历史与访问/共享资源的协同约束。

关键参数

关键参数
参数	单位	含义
访问宽度	通道	同时活动任务占用的测试通道
测试功率预算	W	允许的活动测试功率之和上限
测试时间	s	全部任务完成的总持续时间

常见误区

增加TAM通道一定同比缩短测试时间。
访问资源通过即可宣布排程可行。
测试结束会让芯片立即恢复环境温度。

工程深入

12 条结论 · 2 道例题

协同对象与输入

定义

三维测试设计应与热和资源预算共同制定

在确定堆叠测试的并行方式之前，应同时检查测试访问资源、温度上限和完成时间；仅在布局或DfT冻结后追求最短测试时间，可能遗漏其他约束。^{1, 2}

成立条件 本节点聚焦键合后堆叠测试协同，不重讲TSV开短路测试原理；优化结果取决于给定器件、热边界及测试任务

边界

增加测试访问宽度不保证持续缩短测试时间

在受TAM宽度限制时，增加访问资源可以提高并行度；当温度约束成为瓶颈后，新增通道不一定继续减少测试时间，因此不能把访问宽度当成唯一优化目标。¹

成立条件 这里是特定测试调度模型中的资源瓶颈转换；不预设通用TAM阈值或声称增加通道完全没有其他收益

边界

固定DfT与可调整DfT必须分开比较

协同优化可在固定扫描链和访问分配的条件下只调整排程，也可在允许重构DfT时同时调整链数与资源分配；两种可行域不同，不能把后者的收益直接归给前者。¹

成立条件 固定模式不允许改变扫描链数与访问分配；可配置模式的比较以实际允许修改DfT架构为前提

机制

调度输入应把测试任务映射回物理层与位置

每个测试对象除了持续时间和资源需求，还应带有所在层、平面位置及测试功率；没有这种对应，调度器难以判断相邻或垂直堆叠热源是否同时活动。^{1, 2}

成立条件 测试功率应按测试模式提供，而非照搬典型功能功耗；映射精度与热模型区域粒度一致

约束与排程

边界

总功率合格不等于所有局部温度合格

即使两个排程具有相同总功率，空间上集中或垂直重叠的活动模块仍可能形成更高热点；功率预算与温度预算应分别检查。^{2, 3}

成立条件 不声称任何特定垂直重叠都会超温；局部温度取决于实际热耦合和冷却条件

公式

资源、功率与温度约束必须同时通过

对同一时刻的活动集合，应分别核对访问资源之和、测试功率之和及全模型的最高温度；通过其中一项不能替代另外两项。^{1, 2}

\sum_{i\in A(t)}w_i\le W_{\mathrm{lim}},\quad\sum_{i\in A(t)}P_i\le P_{\mathrm{lim}},\quad\max_jT_j(t)\le T_{\mathrm{lim}}

$A(t)$: 时刻t正在测试的对象集合无量纲
$w_i$: 对象i占用的测试访问宽度单位通道
$W_{\mathrm{lim}}$: 可用访问宽度上限单位通道
$P_i$: 对象i的测试功率单位 W
$P_{\mathrm{lim}}$: 全局测试功率上限单位 W
$T_j(t)$: 热模型节点j的温度单位 K
$T_{\mathrm{lim}}$: 允许温度上限单位 K

成立条件 每个对象访问宽度和测试功率按本次测试任务定义；温度为热模型状态而非功率线性换算的无条件常数

例题：动手算一次教学假设，可复算

两个教学任务各需4个通道，功率分别6 W和5 W；设备有8个通道、功率预算10 W。是否可同时开始？

已知

w1=w2=4通道，Wlim=8通道
P1=6 W，P2=5 W，Plim=10 W

步骤

w1+w2 = 4+4 = 8通道 ≤ 8通道访问资源检查通过。
P1+P2 = 6+5 = 11 W > 10 W功率检查不通过，不能并行安排。

结果此候选排程不可行；无需把资源通过误当作总体通过。

即使改为错开任务满足功率预算，仍应继续计算温度，不据此宣称热安全。

适用边界 教学假设，不是任何实际测试设备或芯片的规格。

机制

一个测试会话结束不意味着热状态归零

测试任务完成时可释放访问通道，但芯片仍保留之前的温度分布；下一任务的热预测应从这个分布开始，而不是自动恢复环境温度。^{1, 2}

成立条件 若确有足够长的冷却等待，应在模型中明确计入；稳态近似只适用于其时间尺度假设成立的测试任务

边界

垂直分区限并行是一种保守策略而非自然定律

可以把同一平面区域的上下模块分为一个热分区，限制该区并行活动以减少热源重叠；允许的并行数须由模型和验证决定，不能规定所有三维芯片永远只能开一层。^{1, 2}

成立条件 空间分区是调度抽象，不等同于实际芯片的全部热路径；分区策略仍须检查相邻区的横向热耦合

验证与取舍

机制

前瞻温度检查需要模型状态和明确裕量

允许候选任务开始前，可用其预计功率图向前计算温度，再与留有裕量的阈值比较；当前测点尚冷不代表稍后峰值也合格。^{2, 4}

成立条件 前瞻窗口、时间步长和裕量需说明，不采用研究中的固定数值作为产品规定；预测器的误差和未覆盖负载仍需验证

公式

BIST共享成本与最大同时活动数有关

在明确的线性面积估计模型里，同组任务最大同时活动数越大，所需并行测试硬件的估计面积可能越大；利用调度中的串行间隙可改变共享成本，但实际还要检查连线、时序和控制可达性。²

A_{\mathrm{est}}=S_{\mathrm{base}}[1+\alpha(\rho-1)]

$A_{\mathrm{est}}$: 该模型下估计的控制器面积单位 μm²
$S_{\mathrm{base}}$: 单路串行控制器的面积基准单位 μm²
$\alpha$: 额外并行路数的面积惩罚系数无量纲
$\rho$: 组内最大同时活动任务数无量纲

成立条件 仅为论文采用的控制器面积模型，不是真实库面积定律；Sbase与α须由适用架构和实现评估给定；ρ为正整数

例题：动手算一次教学假设，可复算

教学面积模型取Sbase=1000 μm²、α=0.20，比较同组最大并行数3与1。

已知

Sbase=1000 μm²，α=0.20
比较ρ=3和ρ=1；其余条件不变

步骤

Aest(3) = 1000×[1+0.20×(3−1)] = 1400 μm²并行三路的教学模型结果。
Aest(1) = 1000×[1+0.20×(1−1)] = 1000 μm²串行共享的教学模型结果。
相对减少 = (1400−1000)/1400 ≈ 28.6%以并行三路面积为分母，不误用串行基准。

结果模型估计1400 μm²与1000 μm²，相对减少约28.6%。

只说明最大并行数与模型面积的耦合，不保证减少测试总成本。

适用边界 数值是教学假设；串行会改变时间、热历史及可共享连线，必须另行验证。

边界

快速优化模型应与最终热验证分层使用

简化热网络可加速大量候选排程搜索，但最终方案仍应使用适合结构和时间尺度的热分析与测量检验；候选搜索得到的最低成本，不自动构成物理签核。^{1, 3}

成立条件 验证模型应使用与候选排程一致的功率图、材料和边界；报告区分模型校准、仿真比较与实测验证

边界

测试与功能运行不能默认共用同一冷却边界

键合后测试时是否安装散热器、接触夹具或控温台，会改变散热路径；功能运行下合格的方案，不能在缺少相同冷却条件的测试工位上直接沿用温度结论。^{1, 5}

成立条件 测试装置条件逐项记录，不声称量产测试一律不装散热器；只比较已知差异，不借论文中的成本假设推广整个行业

出处

5 份资料 · 21 处引用

1
Thermal-Aware Test Schedule and TAM Co-Optimization for Three-Dimensional IC
Chi-Jih Shih; Chih-Yao Hsu; Chun-Yi Kuo; James Li; Jiann-Chyi Rau; Krishnendu Chakrabarty · 2012
- §1、§3.1，图3，出版社HTML全文，文内小节/图号定位（不虚填PDF及印刷页） 支持：三维测试设计应与热和资源预算共同制定
- §1贡献列表、§3.1，出版社HTML全文，文内小节/图号定位（不虚填PDF及印刷页） 支持：增加测试访问宽度不保证持续缩短测试时间
- §1末段、§2.1、§3.1，出版社HTML全文，文内小节/图号定位（不虚填PDF及印刷页） 支持：固定DfT与可调整DfT必须分开比较
- §3.1末段，出版社HTML全文，文内小节/图号定位（不虚填PDF及印刷页） 支持：调度输入应把测试任务映射回物理层与位置
- §3.1，出版社HTML全文，文内小节/图号定位（不虚填PDF及印刷页） 支持：资源、功率与温度约束必须同时通过
- §2.1，出版社HTML全文，文内小节/图号定位（不虚填PDF及印刷页） 支持：一个测试会话结束不意味着热状态归零；测试与功能运行不能默认共用同一冷却边界
- §2.2，图2末段，出版社HTML全文，文内小节/图号定位（不虚填PDF及印刷页） 支持：垂直分区限并行是一种保守策略而非自然定律
- §1、§2.2，出版社HTML全文，文内小节/图号定位（不虚填PDF及印刷页） 支持：快速优化模型应与最终热验证分层使用
查看这个来源 →
2
Temperature-Conscious Test Scheduling Strategies for 3D Integrated Circuits
Hsiu-Wei Chen; Sz-Chi Ting; Liang-Ying Su; Shih-Hsu Huang · 2026
- §3.4，式(9)–(11)，文章页码第8页（共21页） 支持：三维测试设计应与热和资源预算共同制定
- §3.1，式(1)，文章页码第4页（共21页） 支持：调度输入应把测试任务映射回物理层与位置
- §4.1，图3，文章页码第8页（共21页） 支持：总功率合格不等于所有局部温度合格
- §3.4，式(10)–(11)，文章页码第8页（共21页） 支持：资源、功率与温度约束必须同时通过
- §3.2.3，式(3)–(4)，文章页码第6页（共21页） 支持：一个测试会话结束不意味着热状态归零
- §4.2.1，式(12)，文章页码第9页（共21页） 支持：垂直分区限并行是一种保守策略而非自然定律
- §4.2.2，式(13)–(15)，文章页码第10页（共21页） 支持：前瞻温度检查需要模型状态和明确裕量
- §3.3，式(6)–(7)，文章页码第7页（共21页） 支持：BIST共享成本与最大同时活动数有关
查看这个来源 →
3
Thermal Analysis of a 3D Stacked High-Performance Commercial Microprocessor using Face-to-Face Wafer Bonding Technology
Rahul Mathur; Chien-Ju Chao; Rossana Liu; Nikhil Tadepalli; Pranavi Chandupatla; Shawn Hung; Xiaoqing Xu; Saurabh Sinha; Jaydeep Kulkarni · 2020
- §V，图13，作者稿PDF第6页（不虚填正式会议版印刷页码） 支持：总功率合格不等于所有局部温度合格
- §III-A，图6，作者稿PDF第4页（不虚填正式会议版印刷页码） 支持：快速优化模型应与最终热验证分层使用
查看这个来源 →
4
Power and Thermal Model
gem5 project contributors
- Power and Thermal Model / Thermal model、Class overview，官方HTML，无印刷/PDF页码 支持：前瞻温度检查需要模型状态和明确裕量
查看这个来源 →
5
集成电路三维系统集成与封装工艺
- 第 9 章 §9.5.3，印刷第265页 支持：测试与功能运行不能默认共用同一冷却边界
查看这个来源 →

本页结论均已对照来源核对，其中 3 条目前只有一个来源，尚未经过同行专家审阅。发现不准确的地方，请告诉我们。

报告这一页的问题

关键参数

常见误区

协同对象与输入

#三维测试设计应与热和资源预算共同制定

#增加测试访问宽度不保证持续缩短测试时间

#固定DfT与可调整DfT必须分开比较

#调度输入应把测试任务映射回物理层与位置

约束与排程

#总功率合格不等于所有局部温度合格

#资源、功率与温度约束必须同时通过

已知

步骤

#一个测试会话结束不意味着热状态归零

#垂直分区限并行是一种保守策略而非自然定律

验证与取舍

#前瞻温度检查需要模型状态和明确裕量

#BIST共享成本与最大同时活动数有关

已知

步骤

#快速优化模型应与最终热验证分层使用

#测试与功能运行不能默认共用同一冷却边界

Thermal-Aware Test Schedule and TAM Co-Optimization for Three-Dimensional IC

Temperature-Conscious Test Scheduling Strategies for 3D Integrated Circuits

Thermal Analysis of a 3D Stacked High-Performance Commercial Microprocessor using Face-to-Face Wafer Bonding Technology

Power and Thermal Model

集成电路三维系统集成与封装工艺