跳到正文
半导体开放世界

等离子体加工充电与器件损伤

Plasma-Induced Charging and Device Damage

用电流路径、工艺天线和受控测试解释加工阶段的薄介质电应力。

进阶出处 4 份资料
报告问题

速览

约 1 分钟

导体在等离子体中收集不平衡电流，可把电应力集中到相连的薄栅。实际应力取决于电位相关的收集和泄放、工艺阶段与持续时间，不能只看一个最终金属面积比。

系统理解

约 2 分钟

工艺天线把较大的收集导体与较小的薄栅连接起来。等离子体电流曲线和介质电流曲线共同决定准静态工作点；瞬态阶段还需遵守电荷守恒。固定电位的面积比例不直接等于最终损伤比例。

布局规则按具体工艺层定义暴露面积与保护修正，属于设计约束而非普适损伤常数。受控天线比、保护二极管、多位置和多种电学读数用于检验损伤，历史工艺实验的数值不作现代工艺的通用资格标准。

承接MOS电容和刻蚀；与界面陷阱、可靠性节点分工，聚焦制造充电路径而非重复介质击穿总论。

关键参数

关键参数
参数单位含义
收集与泄放I–VA；V共同确定准静态栅电位和介质电流
暴露面积与相连栅面积μm²按加工步骤及PDK规则计量
应力持续时间s与电流历史共同参与损伤评估

常见误区

  • 工艺天线就是无线电天线。
  • 天线比翻倍必然使最终损伤翻倍。
  • 添加任意二极管便能保证所有加工条件下零损伤。

工程深入

12 条结论 · 2 道例题

收集电流与器件应力

定义

工艺天线指连接薄栅的电荷收集导体

这里的天线不是发射无线电的结构，而是在等离子体工艺中与薄栅相连、收集不平衡粒子电流的导体。电荷积累建立栅与衬底间的电位差，可驱动介质电流并损伤器件。12

成立条件 讨论制造过程的充电效应；区分导体收集面积与薄栅受应力面积

机制

净粒子电流而不是离子通量单独决定充电

离子与电子电流的局部不平衡提供净充电电流。仅报告离子通量或射频功率，不足以确定栅相对衬底的充电电压；还需保留返回路径和器件的泄放响应。23

成立条件 统一电流正方向；电压参考点为器件衬底而不是任意设备外壳

机制

稳态应力由等离子体与介质电流曲线交点确定

在准静态模型中，把等离子体收集电流与介质泄放电流画在同一电位坐标上，交点给出可能的稳态工作点。收集面积改变一条曲线后，需要重新求交点，不能假定电压和电流同时保持原值。23

成立条件 使用同一电位参考和电流符号；稳态近似不覆盖开关瞬态

边界

固定电位的面积比例不等于最终损伤线性比例

在相同局部等离子体条件与固定导体电位下，收集电流可按有效收集面积缩放。实际电位会随泄放曲线改变，因此最终应力电流及损伤不应简单按天线比等比例外推。23

成立条件 面积缩放假设局部等离子体及电流密度一致；区分固定电位比较与求解工作点后的结果

公式

电容电压变化率由当时的净流入电流决定

在衬底参考电位固定、有效电容近似恒定的集中模型中，净流入电流等于电容乘电压变化率。这里的净电流已经扣除当时泄放电流；随着电压升高，收集与泄放都会改变，初始斜率不能无限延长。23

CeffdVdt=InetC_{\mathrm{eff}}\frac{\mathrm{d}V}{\mathrm{d}t}=I_{\mathrm{net}}
C有效·dV/dt = I净
CeffC_{\mathrm{eff}}
固定衬底参考下的有效电容单位 F
VV
导体相对衬底的电压单位 V
InetI_{\mathrm{net}}
扣除泄放后的代数净电流单位 A
tt
时间单位 s

成立条件 固定衬底参考、线性有效电容；I净包含收集与泄放的代数和；此式由电荷守恒推导，不冒称原论文式号

例题：动手算一次教学假设，可复算

教学设固定衬底、有效电容10.0 pF，某一初始时刻代数净流入电流为+0.500 nA，求该时刻电压斜率。

已知

  • C有效=10.0 pF=1.00×10⁻¹¹ F
  • I净=+0.500 nA=5.00×10⁻¹⁰ A

步骤

  1. dV/dt = I净/C有效采用该时刻的电荷守恒关系。
  2. dV/dt = (5.00×10⁻¹⁰)/(1.00×10⁻¹¹) = +50.0 V/sA/F等于V/s，正号对应所选净流入方向。
结果 该初始时刻的电压斜率为+50.0 V/s。

这是瞬时斜率，不能直接预测1 s后一定增加50 V。

适用边界 电容与净电流为教学假设；电位相关的收集、介质电流及保护路径会改变后续轨迹。

工艺规则与保护边界

边界

天线几何必须对应当时正在加工的互连层

工艺天线规则检查的是该刻蚀步骤暴露且与栅相连的互连面积，不是完成芯片后所有金属的简单总和。不同步骤暴露侧壁或接触底面，其几何计量方式也不同。34

成立条件 按选定PDK及实际工艺层解释；不能用最终连通图替代中间步骤的暴露与连接状态

公式

侧壁面积型天线比需使用周长乘层厚

在采用侧壁暴露面积的规则中，EA由导体周长与该层规定厚度相乘；无保护二极管时，再除相连栅面积得到无量纲比值。该计算不是可跨工艺使用的合格阈值。4

EA=P tlayer,EGAR=EAAgateE_A=P\,t_{\mathrm{layer}},\qquad \mathrm{EGAR}=\frac{E_A}{A_{\mathrm{gate}}}
EA = P·t层；EGAR = EA/Agate
EAE_A
本规则中的暴露侧壁面积单位 μm²
PP
暴露导体周长单位 μm
tlayert_{\mathrm{layer}}
规则规定的层厚单位 μm
AgateA_{\mathrm{gate}}
相连栅面积单位 μm²
EGAR\mathrm{EGAR}
无二极管的刻蚀栅面积比无量纲

成立条件 仅用于相应PDK侧壁面积定义；无保护二极管且没有使用其面积修正；周长、层厚和栅面积使用相容单位

例题：动手算一次教学假设，可复算

教学设某侧壁面积规则采用P=120 μm、层厚0.350 μm、相连栅面积0.200 μm²，没有二极管修正，求面积比。

已知

  • P=120 μm，t层=0.350 μm
  • Agate=0.200 μm²；无保护二极管

步骤

  1. EA = 120×0.350 = 42.0 μm²先算侧壁面积，不使用金属平面覆盖面积。
  2. EGAR = 42.0/0.200 = 210面积单位相消，得到无量纲比值。
结果 侧壁面积42.0 μm²，EGAR为210。

没有提供该工艺适用的限值，因此不能据210判断通过或失败。

适用边界 全部几何为教学设定；接触底面积检查和含二极管规则不能套用本例。

机制

保护二极管提供电荷泄放路径而非改变薄栅面积

适当连接的保护二极管可为工艺充电提供泄放通路，降低薄栅承受的电应力。其设计必须同时满足正常电路状态要求，不能把添加二极管理解为无条件、无代价的损伤消除。34

成立条件 保护路径在相应工艺阶段确实连通；正常工作偏置与寄生影响另行验证

边界

保护修正系数属于工艺规则而不是普适常数

含二极管时的天线比修正可能采用分层系数、二极管面积与奖励项。应使用具体PDK的定义和适用条件，不能把某一层的修正系数推广为所有工艺的物理定律。4

成立条件 规则版本、层名与器件类型一致；不复制一个PDK的限值作为其他晶圆厂合格标准

损伤验证与归因

关联

过刻时间是器件应力历史的一部分

目标材料转变与导体暴露后，后续过刻仍可能使充电电流穿过薄介质。损伤评估需保留这一段的电压、电流和持续时间，不能只记录终点出现前的主要刻蚀时间。23

成立条件 导体暴露与电连接对应实际工艺步骤；不把论文实验过刻时长当成通用许可值

边界

电学损伤判断需要与适当对照及多种读数结合

阈值、亚阈斜率、跨导、介质电流或击穿读数反映的损伤侧面不同。应结合匹配对照与测量条件判断，不能把单个阈值变化直接等同于全部可靠性退化，也不能移植一种历史工艺中的变化方向。23

成立条件 不同读数不假定来自同一物理缺陷；同批工艺和受控对照保持可比较

边界

晶圆空间分布不能由一个测点代替

局部电流不平衡与器件暴露条件具有空间差异，单点平均值不足以代表整片最差应力。跨晶圆布置测试结构或探针，并保留位置与保护对照，有助于分辨工艺非均匀性与器件差别。23

成立条件 探针与器件结构差异须说明；采样方案不能自行宣称覆盖所有极值

出处

4 份资料 · 22 处引用
  1. 1

    Modern Semiconductor Devices for Integrated Circuits

    Chenming C. Hu · 2010

    查看这个来源 →
  2. 2
  3. 3

    Oxide Charging Damage in Integrated Circuit Processing Investigated with a Coupled Plasma/IC Device Model

    William George En · 1996

    查看这个来源 →
  4. 4

    SkyWater SKY130 PDK: Antenna Rules

    SkyWater Technology / SKY130 PDK contributors

    查看这个来源 →

本页结论均已对照来源核对，其中 2 条目前只有一个来源，尚未经过同行专家审阅。发现不准确的地方，请告诉我们。

报告这一页的问题