硅/氧化物界面态与电荷响应

Silicon–Oxide Interface Traps and Charge Response也称硅氧界面态、界面陷阱密度

把界面态的能量分布、占据电荷和响应时间分开，解释测得的电学信号。

进阶出处 2 本教材

报告问题

速览

约 1 分钟

Dit描述有哪些可用状态，Qit描述这些状态当前带多少电；测量能看见多少，还取决于偏置和时间尺度。

系统理解

约 2 分钟

硅/氧化物界面的不完整成键可引入带隙内局域态。状态的面密度能谱、电子占据以及与硅交换电荷的时间不是同一个物理量，不能用一个固定电荷数概括。

小信号等效电路把可响应的界面态支路与半导体耗尽电容并联，再与氧化层电容串联。高低频测量、表面势映射和氢钝化实验分别约束状态密度、响应和缺陷活性；结论必须附带能量窗口、温度、频率和单位口径。

在MOS电容与热氧化基础上补充缺陷占据和动力学，再进入C–V定量表征。

关键参数

关键参数
参数	单位	含义
Dit	cm⁻²·eV⁻¹	单位面积、单位能量的界面态密度
Nit	cm⁻²	指定能量窗内的界面态面数密度
τit	s	指定偏置与温度下的响应时间尺度

常见误区

Dit与带电的Qit是同一个数。
高频下陷阱不跟随交流，所以直流C–V完全不受界面态影响。
标作快态就能跟随任意频率。

工程深入

12 条结论 · 2 道例题

状态、占据与时间

公式

能谱密度需要积分才得到能量窗内的状态数

Dit是按面积和能量归一化的状态密度；指定能量窗口内对Dit积分才得到面数密度Nit，而不是把某一点的Dit直接当成所有界面缺陷的总量。^{1, 2}

N_{\mathrm{it}}=\int_{E_1}^{E_2}D_{\mathrm{it}}(E)\,dE

$N_{\mathrm{it}}$: 指定能量窗内的状态面数密度单位 cm⁻²
$D_{\mathrm{it}}$: 界面态能谱密度单位 cm⁻²·eV⁻¹
$E_1$: 积分能量下限单位 eV
$E_2$: 积分能量上限单位 eV

成立条件 本式计数可用状态，不把所有状态预先视为同号带电；E按eV计。

例题：动手算一次教学假设，可复算

教学能谱积分：假设某0.20 eV窗口内Dit恒为5.00×10¹¹ cm⁻²·eV⁻¹，求这个窗口内的Nit。

已知

能谱和窗口均为教学假设。
只计算状态数量，不指定占据率或净电荷符号。

步骤

ΔE = 0.20 eV先确定积分的能量窗口。
Nit = 5.00×10¹¹×0.20 = 1.00×10¹¹ cm⁻²常数能谱的积分等于密度乘窗口宽度。

结果该窗口内Nit为1.00×10¹¹ cm⁻²。

单位中的eV⁻¹与窗口eV相消；结果不是整段带隙的缺陷总量。

适用边界 净Qit还需施主/受主性质、占据率及电荷量，不能由此计数直接指定正负。

定义

施主型与受主型陷阱的中性参考不同

施主型界面陷阱在占有相应电子时可为中性，失去电子后可带正电；受主型陷阱接受电子后可带负电。因而只知道陷阱数量而不知道类型和占据，不能确定净界面电荷的符号。²

成立条件 采用教材施主/受主陷阱的单电荷态分类；不据此把所有真实缺陷归为同一种微观结构。

公式

快慢响应需要用测量角频率与时间常数比较

在单时间常数的线性等效支路中，τit=RitCit；ωτit远小于1时陷阱较能跟随小信号，远大于1时响应受抑制。所谓快态不是不随温度、偏置和能级变化的永久标签。²

\tau_{\mathrm{it}}=R_{\mathrm{it}}C_{\mathrm{it}};\quad\omega=2\pi f

$\tau_{\mathrm{it}}$: 单支路时间常数单位 s
$R_{\mathrm{it}}$: 总电容等效电路中的陷阱响应电阻单位 Ω
$C_{\mathrm{it}}$: 同一器件的总陷阱电容单位 F
$\omega$: 测量角频率单位 rad/s
$f$: 测量频率单位 Hz

成立条件 单一支路为局部近似；真实连续能谱和时间常数分布不能由一个τit完整描述。

电路与电学提取

机制

不跟随交流的陷阱仍可能改变直流偏置下的表面势

若界面态能在每个直流偏置点稳定下来，却来不及跟随高频微扰，它们仍消耗一部分栅电荷并改变表面势与耗尽电容。因此高频等效电路中不出现可响应Cit，不等于高频C–V曲线与无陷阱结构相同。^{1, 2}

成立条件 区分直流等待时间与交流周期；若连直流平衡都未建立，需要再计入历史效应。

公式

Dit采用eV或J时电容换算中的电荷因子不同

把界面态密度记为每eV时，局部充分响应的单位面积陷阱电容为Cit=qDit；若密度改记为每J，则为Cit=q²Dit。二者表达同一关系，不能在保持能量单位不变时漏乘或多乘一个q。²

C_{\mathrm{it}}=qD_{\mathrm{it}}^{(\mathrm{eV})}=q^2D_{\mathrm{it}}^{(\mathrm J)}

$C_{\mathrm{it}}$: 单位面积充分响应的陷阱微分电容单位 F/cm²
$q$: 元电荷单位 C
$D_{\mathrm{it}}^{(\mathrm{eV})}$: 按eV归一的态密度单位 cm⁻²·eV⁻¹
$D_{\mathrm{it}}^{(\mathrm J)}$: 按J归一的同一态密度单位 cm⁻²·J⁻¹

成立条件 这里Cit为单位面积微分电容；局部近似忽略热展宽，态能量随表面势变化。；q是正的元电荷，能量单位转换必须同时作用于Dit。

公式

高低频差先经串联电容反演才得到陷阱电容

在同一直流偏置且耗尽状态可比时，先分别将CLF、CHF从氧化层串联关系中反演到半导体侧，再作差得到Cit；不能直接将仪器端CLF−CHF当成Cit。^{1, 2}

C_{\mathrm{it}}=\frac{C_{\mathrm{ox}}C_{\mathrm{LF}}}{C_{\mathrm{ox}}-C_{\mathrm{LF}}}-\frac{C_{\mathrm{ox}}C_{\mathrm{HF}}}{C_{\mathrm{ox}}-C_{\mathrm{HF}}}

$C_{\mathrm{it}}$: 单位面积陷阱电容单位 F/cm²
$C_{\mathrm{ox}}$: 单位面积氧化层电容单位 F/cm²
$C_{\mathrm{LF}}$: 测得低频单位面积电容单位 F/cm²
$C_{\mathrm{HF}}$: 测得高频单位面积电容单位 F/cm²

成立条件 所有电容均按单位面积；CLF和CHF小于Cox。；陷阱跟随低频而不跟随高频，漏电、串联电阻与少子反型响应不污染选定区间。

例题：动手算一次教学假设，可复算

教学高低频反演：设Cox=100 nF/cm²、CLF=60 nF/cm²、CHF=50 nF/cm²，求Cit及按eV归一的Dit。

已知

全部数值为教学假设；同一直流耗尽状态且已排除寄生。
q=1.602176634×10⁻¹⁹ C。

步骤

低频半导体侧 = 100×60/(100−60) = 150 nF/cm²去掉氧化层串联贡献。
高频半导体侧 = 100×50/(100−50) = 100 nF/cm²以同一Cox反演高频耗尽支路。
Cit = 150−100 = 50 nF/cm²两侧之差才是陷阱电容，不是端口10 nF/cm²的直接差。
Dit = 50×10⁻⁹/(1.602176634×10⁻¹⁹) ≈ 3.12×10¹¹ cm⁻²·eV⁻¹使用eV口径的Cit=qDit。

结果 Cit=50 nF/cm²，Dit约3.12×10¹¹ cm⁻²·eV⁻¹。

串联变换会放大端口差，必须统一面积与能量单位。

适用边界 不据此把所有偏置下的高低频差都归为界面态；反型响应、漏电和不同DC平衡会破坏条件。

工艺、能谱与误差

边界

单个Dit数值必须附带能量位置而非充当全带隙常数

Si/SiO₂界面态能谱常在靠近带边处增大，中间带隙处的一个数可作为特定比较指标，却不能替代全部能谱。比较钝化前后或不同晶面时，需要统一能量位置和测量条件。^{1, 2}

成立条件 U形分布是特定材料与工艺常见行为，不规定所有界面、缺陷或应力后都具有相同形状。

机制

氢钝化减少的是部分缺陷的电活性而不等同于移除所有氧化层电荷

氢可与界面不完整成键反应，使部分陷阱不再有效俘获或发射载流子；这不同于清除移动离子，也不能由界面态降低推断固定氧化层电荷按同一比例消失。^{1, 2}

成立条件 讨论硅/热氧化物与相应钝化工艺；温度、时间和后续应力会影响最终状态，不给出通用配方。

边界

固定电荷与可变占据的区别需在同一测量窗口内定义

固定氧化层电荷在通常的表面势扫描中不通过与硅交换载流子而充放电；界面态的占据可随表面费米位置变化。固定并不表示其数量永远不受制造或应力改变，也不等于空间位置是唯一分类依据。^{1, 2}

成立条件 采用硅氧体系电荷分类；区分正常偏置扫描和改变化学结构的加工或应力。

机制

相同氧化层电荷总量可因位置不同产生不同电压偏移

氧化物内部电荷对栅压偏移的贡献带有位置权重，越靠近硅界面通常权重越大。因此把分布在氧化层体内的电荷等效成界面面电荷时，需要保持加权电势效应，而不能只保持总个数。^{1, 2}

成立条件 一维平面静电、栅与衬底边界已定；比较相同符号与总量的电荷分布。；不采用中点电荷必然抵消的说法；等效关系应按高斯定律和边界电势求解。

关联

偏置轴转换成能量谱需要表面势映射

在一个栅压点提取的Cit对应当时表面附近可响应的能级；若要把结果画成Dit随能量的曲线，还需由低频积分或模型获得表面势与栅压的关系，不能直接把每伏栅压当成每电子伏陷阱能量。^{1, 2}

成立条件 能量参考、衬底类型和功函数基准明确；表面势提取需满足相应电容模型。

边界

高低频差很小时反演误差可能主导结果

Cit由两项变换后的电容作差；当真实陷阱贡献很小，电容校准误差和背景差异可能与差值同量级。电导谱提供另一类响应信息，可用于交叉验证，但同样依赖等效电路和去嵌入条件。^{1, 2}

成立条件 这是差分反演的误差传播判断，不给出对所有仪器通用的最小可测Dit。

出处

2 本教材 · 21 处引用

1
Integrated Circuit Fabrication: Science and Technology
James D. Plummer, Peter B. Griffin · 2023 prepublication version · 2023
- §6.9，图6.23，第 268–269 页 支持：能谱密度需要积分才得到能量窗内的状态数
- §6.10，图6.30，第 277–278 页 支持：不跟随交流的陷阱仍可能改变直流偏置下的表面势
- §6.10，式6.31、图6.31，第 273、278 页 支持：高低频差先经串联电容反演才得到陷阱电容
- §6.9–6.10，图6.23、6.31，第 268–269、278 页 支持：单个Dit数值必须附带能量位置而非充当全带隙常数
- §6.9，式6.26，第 268–269 页 支持：氢钝化减少的是部分缺陷的电活性而不等同于移除所有氧化层电荷
- §6.9，图6.21–6.22，第 266–268 页 支持：固定电荷与可变占据的区别需在同一测量窗口内定义
- §6.10，，第 279 页 支持：相同氧化层电荷总量可因位置不同产生不同电压偏移
- §6.10，图6.31，第 278 页 支持：偏置轴转换成能量谱需要表面势映射；高低频差很小时反演误差可能主导结果
查看这个来源 →
2
Physics of Semiconductor Devices
S. M. Sze, Yiming Li, Kwok K. Ng · 第4版 · 2021
- §4.3.1，式43–44、图14，电子重排版未标印刷页码 支持：能谱密度需要积分才得到能量窗内的状态数
- §4.3.1，式42a–44、图14，电子重排版未标印刷页码 支持：施主型与受主型陷阱的中性参考不同
- §4.3.1–4.3.2，图15、18、20，式45–46、60，电子重排版未标印刷页码 支持：快慢响应需要用测量角频率与时间常数比较
- §4.3.2，图15–16，电子重排版未标印刷页码 支持：不跟随交流的陷阱仍可能改变直流偏置下的表面势
- §4.3.2，式49及dQit、dE推导，电子重排版未标印刷页码 支持：Dit采用eV或J时电容换算中的电荷因子不同
- §4.3.2，高低频法，式47–48、54–55，电子重排版未标印刷页码 支持：高低频差先经串联电容反演才得到陷阱电容
- §4.3.2，图19，电子重排版未标印刷页码 支持：单个Dit数值必须附带能量位置而非充当全带隙常数
- §4.3.1，电子重排版未标印刷页码 支持：氢钝化减少的是部分缺陷的电活性而不等同于移除所有氧化层电荷
- §4.3.1、4.3.3，电子重排版未标印刷页码 支持：固定电荷与可变占据的区别需在同一测量窗口内定义
- §4.3.3，式61、图24，电子重排版未标印刷页码 支持：相同氧化层电荷总量可因位置不同产生不同电压偏移
- §4.3.2，式50–55，电子重排版未标印刷页码 支持：偏置轴转换成能量谱需要表面势映射
- §4.3.2，电导法与图17–18，电子重排版未标印刷页码 支持：高低频差很小时反演误差可能主导结果
查看这个来源 →

本页结论均已对照来源核对，其中 3 条目前只有一个来源，尚未经过同行专家审阅。发现不准确的地方，请告诉我们。

报告这一页的问题

关键参数

常见误区

状态、占据与时间

#能谱密度需要积分才得到能量窗内的状态数

已知

步骤

#施主型与受主型陷阱的中性参考不同

#快慢响应需要用测量角频率与时间常数比较

电路与电学提取

#不跟随交流的陷阱仍可能改变直流偏置下的表面势

#Dit采用eV或J时电容换算中的电荷因子不同

#高低频差先经串联电容反演才得到陷阱电容

已知

步骤

工艺、能谱与误差

#单个Dit数值必须附带能量位置而非充当全带隙常数

#氢钝化减少的是部分缺陷的电活性而不等同于移除所有氧化层电荷

#固定电荷与可变占据的区别需在同一测量窗口内定义

#相同氧化层电荷总量可因位置不同产生不同电压偏移

#偏置轴转换成能量谱需要表面势映射

#高低频差很小时反演误差可能主导结果

Integrated Circuit Fabrication: Science and Technology

Physics of Semiconductor Devices