跳到正文
半导体开放世界

从界面陷阱到MOS电容表征

MOS电容电荷占据高频与准静态测量参数反演

适合
希望区分栅介质几何和界面缺陷的器件、工艺学习者
学完你能
能说明界面态密度与带电占据的区别，并在限定条件下提取电容厚度、陷阱密度与耗尽尺度。
预计
约2–3小时 · 5 站

界面与响应

必学3 站

以已知MOS电容为起点，认识缺陷能谱及测量时间尺度。

  1. 1MOS 电容基础MOS 电容是栅极—绝缘层—半导体叠层形成的场效应端口，栅压通过氧化层电场连续重排半导体表面的电势与载流子。
  2. 2热氧化基础让氧化剂穿过既有 SiO₂ 并在 Si/SiO₂ 界面消耗硅、继续长膜的反应—输运工艺。
  3. 3硅/氧化物界面态与电荷响应进阶把界面态的能量分布、占据电荷和响应时间分开，解释测得的电学信号。

测量与归因

必学2 站

记录可复现实验条件，再进行模型约束的参数提取。

  1. 4MOS 电容 C–V 表征与参数提取进阶用明确的激励、面积和等效电路，从C–V中分离厚度、耗尽宽度与界面信息。
  2. 5阈值电压基础阈值电压是 MOS 表面达到规定强反型条件时的栅电压判据，它汇总平带偏移、表面势和最大耗尽电荷三部分电压预算。

学完之后

可以顺着下面这几条继续。

浏览全部学习路线