跳到正文
半导体开放世界

MOS 电容 C–V 表征与参数提取

MOS Capacitance–Voltage Characterization也称 MOS电容测量、高低频C–V、准静态C–V

用明确的激励、面积和等效电路,从C–V中分离厚度、耗尽宽度与界面信息。

报告问题

速览

约 1 分钟

一条C–V不只是画曲线;小信号频率、直流扫描速度、漏电和接触都会影响你以为提取到的参数。

系统理解

约 2 分钟

MOS电容表征在一系列直流偏置上测量小信号电荷响应,或用缓慢斜坡电流得到准静态电容。积累平台、反型最小电容和受控应力前后的曲线变化可分别约束介质几何、耗尽尺度与电荷迁移。

提取之前必须统一总电容与单位面积电容,校准寄生和接触,并区分交流周期与直流等待时间。深耗尽是供给不足的非平衡过程,不是介质突然变厚;曲线偏移的归因还需要功函数、频率、温度与扫描历史等独立信息。

在MOS电容、界面态与工艺计量基础上,把曲线转成受模型条件约束的参数。

关键参数

关键参数
参数单位含义
Ctotal与AF、cm²总电容与有效栅面积,须先统一归一化
f与dVg/dtHz、V/s交流频率和直流扫描速度是不同时间尺度
Cox与CminF/cm²单位面积介质电容与选定HF最小电容

常见误区

  • 只记录测量频率就足以复现所有C–V。
  • 平带电容一定等于氧化层电容。
  • 曲线偏移就是固定电荷单独变化。

工程深入

12 条结论 · 1 道例题

激励、面积与校准

定义

小信号电容是局部微分响应而不是静态电荷除以栅压

测量在给定直流偏置上叠加小交流电压,并从相应交流电流求局部电容;大幅激励跨越明显非线性区时,所得有效响应不能直接当作该偏置的微分C–V。12

成立条件 电压足够小且响应接近线性;漏电和损耗电流须与电容分量区分。

公式

积累平台反推介质厚度前必须核对有效面积

在强积累且半导体电容足够大、寄生已校准的经典近似下,总电容平台约为εoxA/tox。面积误差直接进入厚度反演,不能把总电容F和单位面积电容F/cm²混在同一式中。12

tox≈εoxACtotal,acct_{\mathrm{ox}}\approx\frac{\varepsilon_{\mathrm{ox}}A}{C_{\mathrm{total,acc}}}
tox ≈ εoxA/Ctotal,acc
toxt_{\mathrm{ox}}
经典单层氧化物厚度单位 cm
εox\varepsilon_{\mathrm{ox}}
氧化物介电常数单位 F/cm
AA
有效栅面积单位 cm²
Ctotal,accC_{\mathrm{total,acc}}
强积累校准后的总电容单位 F

成立条件 均匀单层SiO₂平行板近似;量子电容、栅耗尽、串联电阻与漏电不主导。

例题:动手算一次教学假设,可复算

教学面积反演:设A=1.00×10⁻⁴ cm²,积累总电容为34.5 pF,εox=3.45×10⁻¹³ F/cm,求tox。

已知

  • 所有几何和电容值为教学假设。
  • 强积累、均匀SiO₂,寄生与串联影响已排除。

步骤

  1. Ctotal,acc = 34.5×10⁻¹² F先统一总电容单位,不将pF直接代入F制公式。
  2. tox = (3.45×10⁻¹³×1.00×10⁻⁴)/(34.5×10⁻¹²) = 1.00×10⁻⁶ cm由几何电容反解厚度。
  3. tox = 1.00×10⁻⁶×10⁷ = 10.0 nm将cm换算为nm并保留合理有效位。
结果 经典电容厚度约10.0 nm。

该值建立在面积和介电常数已知的条件上。

适用边界 多层高k堆栈、栅耗尽或量子响应时不能把结果直接称为显微物理膜厚。

边界

背面接触和串联电阻会成为测量结构的一部分

MOS测试电流需要经衬底和背面接触闭合;较大的串联电阻会改变仪器所见的复导纳,不能把所有平台下降都当成氧化层几何变化。应记录背接触条件并采用与仪器等效电路一致的修正。1

成立条件 不提供未校准仪器通用补偿系数;电阻校正需按频率和具体串/并联模型执行。

两个时间尺度

公式

准静态斜坡电流必须排除漏电才可换算电容

对足够慢的线性栅压斜坡,充电电流可按Ig=C·dVg/dt换算准静态电容;如果显著漏电也流经电流表,直接以总Ig除以扫描速度会混入非充电分量,甚至使结果失去意义。12

CQS=Ig−IleakdVg/dtC_{\mathrm{QS}}=\frac{I_g-I_{\mathrm{leak}}}{dV_g/dt}
CQS = (Ig−Ileak)/(dVg/dt)
CQSC_{\mathrm{QS}}
准静态总电容单位 F
IgI_g
测得有符号栅电流单位 A
IleakI_{\mathrm{leak}}
相同条件下可分离的有符号漏电分量单位 A
dVg/dtdV_g/dt
有符号线性栅压扫描速度单位 V/s

成立条件 反型电荷能在斜坡过程中接近平衡;电流方向与扫描方向采用同一符号约定。

边界

交流频率与直流扫描速度需要分别报告

高频小信号测量仍可在各直流偏置处等待接近平衡;相反,即使仪器交流频率不变,过快推进直流偏置也可能造成深耗尽。复现实验需同时记录频率、步进、等待或扫描速度。13

成立条件 区分交流周期、偏置稳定时间和少子产生时间;本条不指定对所有样品都有效的统一频率或速率。

机制

深耗尽需要用等待或载流子供给实验辨识

快速驶入反型方向时若少子供给不足,耗尽层可暂时超过平衡最大宽度;等待产生过程或适当照明补充载流子后,电容可向平衡高频曲线恢复。这类时间响应不能解释成介质厚度瞬间改变。13

成立条件 讨论孤立MOS电容;照明和温度还会改变其他机制,须作为受控对比而非唯一证据。

公式

避免深耗尽的扫描上限与产生寿命相关

在均匀体产生、用最大耗尽宽度估计有效产生体积的近似下,产生电流密度约为qniWmax/τg;要由其供应斜坡所需反型电荷,扫描速度量级需不超过这一电流密度除以单位面积氧化层电容。1

∣dVgdt∣≲qniWmaxτgCox\left|\frac{dV_g}{dt}\right|\lesssim\frac{qn_iW_{\mathrm{max}}}{\tau_gC_{\mathrm{ox}}}
|dVg/dt| ≲ qniWmax/(τgCox)
qq
元电荷单位 C
nin_i
本征载流子浓度单位 cm⁻³
WmaxW_{\mathrm{max}}
近似最大耗尽宽度单位 cm
τg\tau_g
所用模型的产生寿命单位 s
CoxC_{\mathrm{ox}}
单位面积氧化层电容单位 F/cm²

成立条件 只含教材体产生近似;界面产生、照明、横向供给、漏电与非均匀寿命会改变结果。;这是估算边界,不是对全部MOS电容统一有效的0.1 V/s常数。

参数提取与归因

边界

平带位置应由平带电容模型确定而不是取积累平台

平带时半导体仍有有限的小信号屏蔽电容,与氧化层电容串联,因此平带电容一般小于Cox。用积累平台的电容值直接认定平带电压,会把两个不同状态混为一谈。3

成立条件 经典非简并MOS模型;平带电容计算需要掺杂、温度与介质参数,超薄或量子结构需修正。

公式

高频最小电容可在理想条件下反推最大耗尽宽度

已知Cox且已排除陷阱、串联寄生和非平衡深耗尽时,由HF最小电容Cmin先扣除氧化层串联贡献,再反求硅最大耗尽宽度;若Cmin取得自快速扫描尾部,这个反演不再代表平衡Wmax。12

Wmax=εs(1Cmin−1Cox)W_{\mathrm{max}}=\varepsilon_s\left(\frac1{C_{\mathrm{min}}}-\frac1{C_{\mathrm{ox}}}\right)
Wmax = εs(1/Cmin−1/Cox)
WmaxW_{\mathrm{max}}
理想平衡最大耗尽宽度单位 cm
εs\varepsilon_s
硅介电常数单位 F/cm
CminC_{\mathrm{min}}
HF最小单位面积电容单位 F/cm²
CoxC_{\mathrm{ox}}
单位面积氧化层电容单位 F/cm²

成立条件 Cmin和Cox均按单位面积,0<Cmin<Cox;经典一维耗尽近似。

关联

多厚度平带比较可以分离部分功函数与电荷贡献

若一组结构保持相同栅材料和衬底,并可把等效电荷近似看作不随厚度改变,则平带电压对氧化层厚度的截距反映功函数差,斜率反映电荷贡献;单个厚度上的一个偏移不能完成这种分离。12

成立条件 电荷位置、界面工艺和衬底在比较组中可比;若厚度改变同时改变缺陷密度,简单线性分离会失效。

机制

偏压温度应力需要成对极性和冷却后测量区分离子迁移

先记录室温C–V,再在升温和给定偏压下应力、冷却后重测,改变应力极性可检查可迁移电荷的位移响应;不能把应力后的一次曲线变化无条件认定为永久新增界面态。12

成立条件 温度、应力时长、偏压和冷却条件记录一致;同时排除新增陷阱或其他应力损伤,量测不是通用制造配方。

边界

参数报告需要把模型适用性与可复现实验条件一起交付

从同一曲线提取膜厚、掺杂或陷阱时,必须同时给出面积、衬底类型、温度、交流频率、直流等待、扫描方向和寄生处理;频率扫描、应力前后或独立厚度测量可帮助识别不同机制的参数补偿。13

成立条件 互补测量只能增加约束,不自动使反演唯一;不能用漂亮拟合代替条件验证。

出处

3 本教材 · 21 处引用
  1. 1

    Integrated Circuit Fabrication: Science and Technology

    查看这个来源 →
  2. 2

    Modern Semiconductor Devices for Integrated Circuits

    查看这个来源 →
  3. 3

    Physics of Semiconductor Devices

    查看这个来源 →

本页结论均已对照来源核对,其中 3 条目前只有一个来源,尚未经过同行专家审阅。发现不准确的地方,请告诉我们。

报告这一页的问题