跳到正文
半导体开放世界

LED 透明接触、电流扩展与反射镜/DBR

LED Transparent Contacts, Current Spreading and Reflector/DBR(ITO / Metal Grid / Ohmic Contact / DBR / ODR)也称 ITO透明电极、金属网格电极、LED欧姆接触、分布式布拉格反射镜、全方位反射镜

LED电极和反射结构必须在低接触电阻、低片阻、高透过/反射、低吸收、附着与热稳定之间联合优化。

报告问题

速览

约 1 分钟

ITO能扩展电流但吸收和反射随波长、厚度与载流子状态变化;细金属网格导电更强却遮光;金属镜宽带但有吸收与界面扩散;介质DBR靠四分之一波光学厚度干涉反射,带宽和角度有限。

系统理解

约 2 分钟

接触电极不是理想等势边界。金属功函数、GaN掺杂、界面态、表面污染和退火反应决定势垒与比接触电阻;多层金属还承担黏附、扩散阻挡、焊接和抗氧化。退火可能改善接触,也可能形成空洞、粗化、裂纹和金属扩散。

透明导电层以载流子浓度和厚度换取片阻,却同时改变自由载流子吸收、干涉、折射率与接触。ITO在可见波段常用,但紫外透过可能不足;金属网格以线宽、周期和厚度换取导电与遮光,局部电流仍取决于网格到半导体的接触。

金属反射镜通过复折射率产生宽带反射,但表面粗糙、粘附层、扩散、氧化和吸收会改变实际反射。DBR交替使用高低折射率介质,中心波长附近各层约为λ0/(4n);反射带宽、角度、偏振、层数、终止层和厚度误差共同决定器件内有效反射。

透明层、金属镜、DBR和绝缘层叠加后形成电—光—热多层界面。只能以四探针/传输线接触测量、光谱透反射、椭偏厚度、截面TEM/EDS、附着与热老化及成品I-V/EQE联合签核,不能以设计材料名称代替实测堆栈。

承接LED芯片架构和PVD/CVD薄膜,向后连接倒装、通孔互连、封装光学与电光测试。

公式提示

DBR设计层厚ti≈λ0/(4ni)只对应给定中心波长、近似正入射和材料色散;真实反射还依层序、入射角、偏振、吸收及厚度误差。

关键参数

关键参数
参数单位含义
透明层片阻、厚度、透过率与吸收Ω/□ / nm / % / %折中电流扩展和光损失
比接触电阻、退火温度/时间与界面反应Ω·cm² / °C / s控制注入压降与稳定性
网格线宽、周期、厚度与遮光率µm / µm / nm / %折中均流和几何开口
高低折射率、DBR层厚/对数与中心波长1 / nm / n / nm定义干涉反射窗口
反射率谱、角度、附着与老化漂移% / ° / N·m⁻¹ / %验证光学与可靠性

常见误区

  • 认为ITO透明度与片阻可同时无限改善
  • 把金属网格开口率等同器件光提取率
  • 认为欧姆接触在任何电流温度下都线性
  • 认为DBR层数越多反射就无条件更高
  • 忽略粘附层和粗糙对金属镜反射的影响

工程深入

12 条结论 · 1 道例题

欧姆接触

机制

GaN接触由势垒、掺杂、界面态与退火反应共同决定

近线性I-V需在目标电流温度下验证,比接触电阻比单个器件正向电压更能分离界面贡献。12

成立条件 p/n接触分别量测;表面清洁和退火历史可追溯

界面稳定

边界

接触退火可能降低电阻也可能形成空洞、裂纹和分层

金属互扩散、污染、氧化与热膨胀失配会改变电学和机械界面,需截面与老化共同核验。12

成立条件 记录气氛、温度和时间;退火前后TLM及截面对照

ITO折中

机制

ITO厚度和载流子状态同时改变片阻、透过、吸收与干涉

降低片阻常需增加厚度或载流子浓度,但自由载流子吸收和光学厚度会改变透过谱。13

成立条件 透过率按目标波长和基底测量;片阻与接触电阻分开

紫外边界

边界

可见光LED中透明的ITO不保证在紫外波段仍低损耗

带间吸收、缺陷、载流子和膜厚使透过率随波长变化,UV器件可能需要金属网格或其他透明层。13

成立条件 以器件发射谱加权透过率;比较相同接触和电流扩展条件

金属网格

机制

金属网格以低线阻换取几何遮光并缩短透明层扩展距离

线宽、周期、厚度和焊盘位置决定导电、开口率、局部电流和光衍射散射。13

成立条件 网格与半导体接触连续;开口率和空间EL同时评价

金属反射镜

机制

金属镜的实际反射由复折射率、粗糙、粘附层和扩散共同决定

高反射母材加入薄粘附或阻挡层后,堆栈吸收和相位会与理想单层不同。13

成立条件 测量完整堆栈而非裸金属;考虑温度老化和界面粗化

DBR干涉

机制

DBR用高低折射率层的相干叠加在设计波段增强反射

四分之一波层使界面反射近似同相,折射率对比和层对数决定峰值与带宽。14

成立条件 层内吸收较低;中心波长、角度和偏振已定义

角度带宽

边界

DBR高反射区随入射角、偏振和材料色散移动

芯片内部光具有宽角度和光谱分布,正入射中心波长的高反射不能代表全部光子。14

成立条件 用角分辨或传输矩阵评估;以LED发射谱和内部角分布加权

制造误差

边界

增加DBR层数不能消除厚度梯度和界面粗糙造成的谱偏差

沉积非均匀、斜面阴影、折射率漂移和层间混合会累积相位误差并增加散射。14

成立条件 片内厚度图和折射率可追溯;用成品反射谱验证模型

多层耦合

关联

透明层、接触、反射镜与绝缘层形成共同的电光热堆栈

改善一层片阻可能改变吸收、反射、界面温升和应力,需整栈而非逐层孤立验收。12

成立条件 使用同一完整堆栈样品;电学、光谱、热与附着结果关联

计量闭环

关联

接触与光学层需由TLM、片阻、透反射、厚度和截面共同验证

器件I-V/EQE是最终后果,无法单独分解接触、扩展、吸收与反射各项偏差。13

成立条件 测试结构和产品同批同热历史;报告量测不确定度与坐标

DBR层厚算例

公式

四百五十纳米中心波长下折射率二和一点四五的四分之一波厚约五十六和七十八纳米

该计算只给出正入射初始设计厚度,不能证明实际堆栈反射率。14

tH=λ0/(4nH)=56.25 nm;tL=λ0/(4nL)=77.59 nm

λ0
设计中心波长,单位 nm
nH
高折射率层折射率,单位 1
nL
低折射率层折射率,单位 1
tH,tL
四分之一波物理厚度,单位 nm

成立条件 λ0=450 nm;nH=2.00;nL=1.45;正入射且忽略色散吸收

例题:动手算一次教学假设,可复算

λ0=450 nm、nH=2.00、nL=1.45时两层厚度是多少?

已知

  1. λ0=450 nm
  2. nH=2.00
  3. nL=1.45

步骤

  1. tH=450/(4×2.00)=56.25 nm,计算高折射率层厚度。
  2. tL=450/(4×1.45)=77.59 nm,计算低折射率层厚度。
结果 初始设计约为56.3 nm和77.6 nm。

两层的光学厚度均约为λ0/4。

不能外推到 未包含色散、吸收、入射角、偏振、终止层、界面粗糙、厚度梯度和工艺偏差,需用实测n,k及传输矩阵再优化。

出处

4 份资料 · 5 处引用
  1. 1

    微纳制造与半导体器件

    查看这个来源 →
  2. 2

    Analysis of Contact Interfaces for Single GaN Nanowire Devices

    查看这个来源 →
  3. 3
  4. 4

    Design and Demonstration of PECVD Angled Multilayer Dielectric Mirrors Optimized for Micromachined Cavity Sidewalls

    查看这个来源 →