跳到正文
半导体开放世界

LED 台面侧壁、钝化、粗化与制造验证

LED Mesa Sidewalls, Passivation, Roughening and Process Verification(Mesa / ICP Damage / Passivation / Roughening / Dicing)也称 LED台面刻蚀、侧壁钝化、GaN表面粗化、Mini-LED侧壁、LED晶圆测试、LED切割

LED台面刻蚀暴露结边并引入等离子体损伤,钝化、湿法修复和表面粗化需在漏电、光提取、尺寸与后续互连之间建立受控窗口。

报告问题

速览

约 1 分钟

ICP刻蚀形成台面和通孔,也会留下缺陷、残留和粗糙侧壁,尺寸越小边缘占比越大。介质钝化抑制表面泄漏但存在界面电荷和覆盖缺口;湿法刻蚀可去损伤或形成散射微结构,却可能扩大尺寸、暴露晶面和削弱机械边缘。

系统理解

约 3 分钟

台面把连续外延层划分为芯片并暴露n层或结边。离子能量、自由基、选择比、侧壁保护与过刻决定深度、坡度、残留和晶格损伤;损伤态与悬挂键形成表面复合和漏电通道。Mini/Micro-LED周长面积比增大,使侧壁问题从局部修整变为效率与一致性的核心。

湿法处理可选择性去除受损层或沿晶面形成可控微结构。KOH、TMAH、磷酸等对Ga/N极性、晶向、温度和浓度响应不同;时间越长不等同修复越好,过蚀会改写台面尺寸、通孔底、金属邻域和表面缺陷。介质钝化需共形覆盖侧壁并控制固定电荷、界面态、针孔、应力和开孔残留。

表面粗化通过散射改变逃逸锥和路径,可提高部分光提取;粗糙度、相关长度、刻面、污染和反射层共同决定净收益。粗化也增加表面积、吸附、局部电场与机械裂纹风险,不能只看单次光功率。

完整验证从刻蚀后表面/截面、漏电和空间EL开始,经过钝化与电极后I-V/EQE/光谱/热图,再进入减薄、激光或刀片切割、芯片边缘、贴装和老化。必须保存同片对照、位置图、样本量和失效模式;一组平均曲线不能证明侧壁长期稳定。

承接刻蚀、钝化、透明接触和芯片架构,向后连接晶圆测试、切割、封装和发光器件失效分析。

公式提示

边缘敏感度可用周长/面积P/A作一阶尺度指标;方形边长L时P/A=4/L,尺寸缩小时侧壁相关效应增大,但真实损失还依损伤深度与载流子扩散。

关键参数

关键参数
参数单位含义
台面/通孔深度、侧壁角、过刻与损伤层nm–µm / ° / % / nm决定结边暴露和漏电
钝化厚度、界面态、固定电荷与针孔nm / cm⁻²eV⁻¹ / cm⁻² / cm⁻²控制表面复合与绝缘
湿法浓度、温度、时间与刻蚀率% / °C / min / nm·min⁻¹限定晶面修复和尺寸变化
粗糙度、相关长度与光提取变化nm / nm / %连接散射与表面风险
漏电、空间EL暗区、切割崩边与老化漂移A / % / µm / %验证制造后果

常见误区

  • 认为刻到目标深度就代表无侧壁损伤
  • 认为湿法时间越长修复越充分
  • 把粗化后光功率增加全部归因材料效率
  • 认为钝化层只提供绝缘而没有界面电荷
  • 用晶圆平均I-V替代边缘和暗点空间分布

工程深入

12 条结论 · 1 道例题

台面刻蚀

机制

ICP台面刻蚀同时定义几何并制造侧壁缺陷与残留

离子轰击、自由基、微掩膜和过刻会改变侧壁化学、粗糙、晶格损伤与结边漏电。12

成立条件 束能、偏压和气体配方可追溯;刻蚀后清洁与损伤检查完整

尺寸效应

机制

芯片缩小时周长面积比上升使侧壁复合与漏电权重增大

相同损伤深度在小尺寸像素中占据更大有效体积分数,平均外延质量相同也可能表现不同。12

成立条件 比较相同侧壁工艺和电流密度;按像素尺寸报告EQE和漏电

介质钝化

机制

侧壁钝化通过化学终止与电场隔离降低部分表面复合和泄漏

膜的固定电荷、界面态、针孔、应力与开孔残留仍可能产生新失效路径。12

成立条件 钝化前表面处理一致;覆盖共形性和界面电性受控

湿法晶向

机制

GaN湿法刻蚀率和刻面依极性、晶向、温度与溶液而变

KOH、TMAH和磷酸可暴露不同稳定晶面,几何演化不能仅按平均刻蚀率预测。12

成立条件 Ga/N极性和侧壁晶向明确;浓度温度搅拌与时间可复查

修复边界

边界

延长湿法处理时间不保证侧壁损伤持续减少

受损层去除后继续腐蚀会扩大台面、通孔和边缘,暴露新晶面并可能侵蚀接触或绝缘。12

成立条件 以漏电和截面而非时间终点;设置尺寸与材料选择比上限

表面粗化

机制

表面粗化通过散射改变全反射路径和光子逃逸角

净提取增益依粗糙度谱、刻面、反射层和封装,表面积增加也会提高污染与复合风险。12

成立条件 粗化位置避开关键接触;光功率与漏电老化共同评价

清洁污染

边界

光刻与金属前残留会在退火后转化为界面空洞和附着失效

有机物、颗粒和氧化状态可改变金属润湿、反应和应力,需在沉积前建立可验证清洁终点。13

成立条件 清洁后等待时间和环境受控;用表面与截面方法核验残留

通孔集成

关联

深通孔刻蚀、介质覆盖、开孔与双层金属需按连续链验证

侧壁覆盖不足、孔底残留、隔离槽不完整和金属台阶断裂可分别造成开路、短路或电流不均。14

成立条件 每一步有截面或电测监控;通孔阵列统计而非单孔展示

减薄与切割

边界

减薄和切割会把晶圆加工损伤转移到芯片边缘与热机械强度

研磨亚表面裂纹、激光热影响、崩边和残余应力可增加漏电、裂片与封装早期失效。12

成立条件 切割前后边缘检查和电光复测;刀片/激光参数与膜堆栈匹配

空间测试

关联

晶圆平均I-V和光功率会掩盖边缘、暗点与局部热点

应保存晶圆地图、空间EL/PL、热图与缺陷坐标,再与切割后芯片和封装结果追踪。12

成立条件 中心边缘和图形密度分层;测试坐标可跨工序转换

可靠性因果

边界

粗化后初始光功率提高不能证明长期可靠性改善

更大表面积、钝化稳定、金属邻域腐蚀和热循环可能在老化中改变漏电与光衰。23

成立条件 包含高温工作、湿热或温循对照;失效后区分表面、接触与有源区

周长面积算例

公式

方形LED边长从一百微米缩至十微米时周长面积比增大十倍

几何尺度只说明侧壁权重趋势,不直接给出效率或漏电损失。12

P/A=4L/L²=4/L;(P/A)10/(P/A)100=100/10=10

P
像素周长,单位 µm
A
像素面积,单位 µm²
L
方形边长,单位 µm

成立条件 正方形像素;L1=100 µm;L2=10 µm;相同侧壁损伤深度

例题:动手算一次教学假设,可复算

边长100 µm与10 µm方形像素的周长面积比相差多少?

已知

  1. P/A=4/L
  2. L1=100 µm
  3. L2=10 µm

步骤

  1. (P/A)100=0.04 µm⁻¹,计算大像素周长面积比。
  2. (P/A)10=0.4 µm⁻¹,计算小像素周长面积比。
  3. 0.4/0.04=10,比较侧壁几何权重。
结果 10 µm像素的周长面积比高10倍。

尺寸缩小会放大侧壁相关损失的相对权重。

不能外推到 未包含电流扩散、损伤深度、载流子扩散长度、钝化、角部、热和光学模式,不能将10倍直接换成效率下降倍数。

出处

4 份资料 · 6 处引用
  1. 1

    微纳制造与半导体器件

    查看这个来源 →
  2. 2

    2022 Solid-State Lighting R&D Opportunities

    查看这个来源 →
  3. 3

    Analysis of Contact Interfaces for Single GaN Nanowire Devices

    查看这个来源 →
  4. 4

    Core-Shell p-i-n GaN Nanowire LEDs by N-polar Selective Area Growth

    查看这个来源 →