Sigma–Delta ADC 的噪声整形与抽取

Delta-Sigma ADC Noise Shaping and Decimation也称 Σ–Δ ADC、Delta-Sigma ADC、Sigma-Delta ADC

区分高速调制、带内量化噪声、数字滤波和低速输出各自负责的工作。

专深出处 4 份资料

报告问题

速览

约 1 分钟

Sigma–Delta ADC先用反馈调制器产生高速粗量化序列，再用数字滤波与抽取形成较慢的多位结果。提高采样率、改变噪声频谱和降低输出数据率是不同动作，输出字长也不等于有效精度。

系统理解

约 2 分钟

积分和反馈使输出序列携带输入信息，并改变量化误差的传递函数。低通型调制器把较多量化噪声放到信号带外，后续数字滤波才能滤去这些成分，再降低数据率。

内部采样频率、输出数据率和信号带宽分别决定过采样比、抽取比与可用通带。线性加性噪声模型适合解释趋势，但不能证明实际非线性环路在过载、周期输入或启动期间稳定。完整验证还要包含滤波器建立、输入模拟频谱、参考与时钟条件。

量化、SNR、INL/DNL及通用采样基础复用ADC总览；本页只深化反馈噪声整形、多速率抽取和非线性模型边界，不重建SAR或流水线的内部实现。

关键参数

关键参数
参数	单位	含义
内部采样率与输出率	S/s	分别用于调制与输出，不能互作带宽
信号带宽、OSR与抽取比	Hz；1	在统一频率约定下区分通带与速率变换
调制阶数、量化位数与有效精度	1；bit	分别描述结构和测量结果，不以输出字长替代
数字滤波延迟与建立时间	s	限定阶跃和多路复用后的数据有效时刻

常见误区

调制器输出1 bit，整个ADC就只有1 bit分辨率。
抽取只是扔掉数据，不需要先滤波。
内部采样率的一半就是最终可用信号带宽。
高阶线性噪声公式可以保证任意幅度下稳定。

工程深入

12 条结论 · 2 道例题

反馈调制与速率约定

定义

调制器与数字抽取滤波器构成不同的处理阶段

典型低通Sigma–Delta ADC由高速反馈调制器和后续数字滤波、抽取两部分构成。调制器输出是供数字处理的粗量化序列；不能仅把比较器之后的一个原始比特当成最终的多位测量结果。^{1, 2, 3}

成立条件 限定本页讨论的低通型结构，不把低通通带结论泛化到带通Sigma–Delta。；单比特用于解释基础结构，多比特调制器同样属于Sigma–Delta家族。

公式

过采样比和抽取比使用不同分母

令调制器采样频率为fs，最终输出数据率为fd，目标低通信号带宽为B，则OSR=fs/(2B)，整数抽取比M=fs/fd。只有额外取fd=2B时二者才相等；实际数字滤波器还要为过渡带留出余量。^{1, 2}

\mathrm{OSR}=\frac{f_s}{2B},\qquad M=\frac{f_s}{f_d}

$\mathrm{OSR}$: 相对于目标低通带宽的过采样比无量纲
$f_s$: 调制器内部采样频率单位 Hz
$f_d$: 抽取后的输出数据率单位 Hz
$B$: 目标低通信号带宽单位 Hz
$M$: 整数抽取因子无量纲

成立条件 fs指本页内部调制采样率；不同文献可能用fs表示输出率，代入前先改成同一约定。；B为目标低通带宽，不把输出奈奎斯特频率直接当作保证平坦的通带边缘。

例题：动手算一次教学假设，可复算

教学系统fs=1.024 MHz，每256个内部采样输出一次，目标信号带宽B=1.00 kHz。求fd、M和OSR。

已知

M=256，fs=1.024×10⁶ Hz
B=1.00×10³ Hz；只计算速率关系，不据此证明滤波器指标

步骤

fd=1.024×10⁶/256=4.00×10³ S/s内部采样率除以抽取因子。
OSR=(1.024×10⁶)/(2×1.00×10³)=512过采样比使用两倍目标带宽，而非输出数据率作分母。
M=256，OSR=512，fd/2=2.00 kHz最终奈奎斯特频率大于目标带宽，因此两个比值不同。

结果输出率4.00 kS/s，抽取比256，过采样比512。

标明分母才能正确比较不同文献或器件的过采样参数。

适用边界 数值均为教学设定；没有给出数字滤波器幅频响应，不能由速率关系认定1.00 kHz通带已达标。

公式

单比特密度只能在反馈与时间平均条件下换算输入

对反馈DAC输出为+Vref和−Vref的理想单比特环路，若状态有界且直流平均电流或电荷平衡成立，1的长期比例p对应平均反馈电压(2p−1)Vref，近似等于直流输入。该关系不意味着一个比特能给出瞬时幅值，也不保证任意有限计数窗口都有指定精度。^{1, 2}

V_{\mathrm{in}}\approx(2p-1)V_{\mathrm{ref}},\qquad p\approx\frac{V_{\mathrm{in}}/V_{\mathrm{ref}}+1}{2}

$V_{\mathrm{in}}$: 满足平均平衡的直流输入单位 V
$V_{\mathrm{ref}}$: 双极反馈DAC参考幅度单位 V
$p$: 比特1在长期序列中的比例无量纲

成立条件 1和0按本条分别对应+Vref与−Vref；采用0与Vref的单极映射时须重写关系。；限定直流或相对平均窗口足够慢的输入，排除过载及状态持续漂移。

例题：动手算一次教学假设，可复算

教学理想双极反馈DAC取±1.00 V，直流输入为+0.250 V。长期比特1的比例是多少？若教学窗口恰有1000 bit且实现该比例，1与0各有多少？

已知

1对应+1.00 V，0对应−1.00 V
假设环路有界、长期平均平衡；1000 bit计数只是算术展示

步骤

p=(0.250/1.00+1)/2=0.625先按双极DAC映射求比特密度。
N1=1000×0.625=625；N0=1000−625=375只对恰好满足该比例的教学窗口计算数量。
Vavg=(625−375)×1.00/1000=0.250 V直接对双极DAC值求平均，独立复核。

结果长期比例为62.5%；所设教学窗口为625个1和375个0。

输入由序列的时间信息承载，不由某一个bit表示。

适用边界 不保证真实连续1000 bit总是恰好625个1，也不能由这个计数推得ENOB、噪声谱或动态带宽。

量化误差的频率传递

机制

过采样与噪声整形不是同一个动作

在量化误差可近似为均匀、不相关噪声的模型中，单纯提高采样率把噪声分布到更宽频带；加入调制反馈后，量化误差还受到频率相关的传递函数作用。不能把任何高速采样加平均都叫作Sigma–Delta噪声整形。^{1, 2}

成立条件 只比较量化步长不变的简化模型，不宣称提高时钟必然降低实际热噪声。；噪声均匀、非相关假设需单独验证，不能套到所有直流输入和周期序列。

公式

一阶加性误差模型产生相邻误差之差

对所引一阶离散时间模型，输出可写成y[n]=x[n−1]+e[n]−e[n−1]，量化误差通路为1−z⁻¹。接近直流时相邻误差项的传递响应较小；这解释低频量化噪声整形，不是把量化器本身变成无误差器件。^{1, 2}

y[n]=x[n-1]+e[n]-e[n-1],\qquad \mathrm{NTF}(z)=1-z^{-1}

$x[n]$: 按模型统一参考后的第n拍输入无量纲
$y[n]$: 按模型统一参考后的第n拍输出无量纲
$e[n]$: 模型第n拍的加性量化误差无量纲
$\mathrm{NTF}(z)$: 量化误差到输出的离散传递函数无量纲
$z^{-1}$: 延迟一拍算子无量纲

成立条件 x、y、e使用同一输入参考或归一化幅度单位，并采用所引模型的一拍信号延迟约定。；将量化器替换为加性误差是分析模型，不是针对任意输入的独立白噪声保证。

边界

整形后带外噪声增加不表示最终读数已无噪声

调制器将较多量化噪声放在低通目标带之外，原始高速输出在高频仍可能很嘈杂。后续滤波减少这部分噪声进入最终读数；量化误差通路的推导也不等于放大器热噪声、参考噪声或时钟误差都被同样消除。^{1, 2}

成立条件 只对已定义的误差注入点讨论相应传递函数，不把所有电路噪声合并成同一e[n]。；实际带内总噪声与失真须用完整模拟前端和数字滤波条件测量。

机制

提高阶数改变噪声传递而不直接增加输出位权

增加积分与反馈级数可提高低频量化噪声的衰减阶次，在同一过采样条件下改善理想带内噪声。但它也增加环路复杂度与设计约束，不能把二阶理解为两个bit，或认为阶数越高就无条件更准确。^{1, 2}

成立条件 比较须保持相同量化器、输入幅度、带宽和相应稳定条件。；高阶实际环路要经非线性状态与过载验证，不只比较线性噪声曲线。

抽取、带宽与可用读数

机制

降低数据率以前必须保留所需滤波抑制

抽取阶段在降低采样率前须滤除会折叠进新通带的成分，尤其是调制器整形到高频的量化噪声。直接每隔M点取一个未滤波的bit，并不能得到所声称的低噪声多位输出。^{1, 2, 3}

成立条件 数字滤波和降采样可在多相或多级结构内合并实现，不能由方框数量判断是否先滤波。；阻带、通带和过渡带须对应新输出率及所需带宽，抽取比本身不证明滤波达标。

边界

最终信号带宽取决于数字通带而非内部奈奎斯特频率

内部fs/2只是调制采样对应的奈奎斯特频率，不是最终保证可用的输入带宽。低通数字滤波的通带与过渡带、输出数据率以及模拟前端频谱共同限定可用信号范围；过采样可放宽模拟抗混叠设计，却不能免除模拟输入频谱检查。^{1, 2}

成立条件 限定低通信号链，按实际滤波器幅频响应判断带宽。；先前模拟采样已经折叠进目标带的干扰，不能仅靠后端低通识别并消除。

边界

加性噪声模型不能证明过载后稳定或不存在闲置音

量化器是非线性元件，某些直流输入可产生相关的重复码型，而高阶单环还可能在大信号过载后出现不稳定。线性噪声传递函数不足以排除这些行为，需检查输入范围、内部状态、启动和过载恢复；不能默认移除过载信号就立刻恢复正常。⁴

成立条件 这是针对可能出现的非线性行为，不宣称所有高阶器件都不稳定。；闲置音、过载恢复和白噪声近似属于不同验证项，不用一条理想SNR曲线代替。

边界

数字滤波的建立时间限制通道切换后的有效输出

Sigma–Delta数字滤波器保存过去输入的信息，因此阶跃或切换多路输入后，最先几个输出可能仍含切换前的历史。持续输出的数据率不等于每次切换都能按同一周期获得完全建立的独立读数；具体等待时间由滤波器和器件模式确定。⁴

成立条件 区分群延迟、阶跃建立时间和输出周期，不给出跨器件统一倍数。；某些滤波器或专门模式可缩短建立，须按对应配置而非架构名称判断。

边界

输出字长不能代替规定带宽下的有效分辨率

数字滤波结果可以用很长的二进制字输出，但增加存储或接口位数并不会自动降低带内噪声。有效精度须绑定输入幅度、带宽、调制及滤波配置；低于噪声底的附加输出位不能仅因被传送就算成额外有效信息。¹

成立条件 名义位数、噪声自由分辨率、ENOB和直流准确度各有口径，沿用ADC总览的定义。；不把教程中的理想噪声示例当作当前器件保证值。

出处

4 份资料 · 23 处引用

1
MT-022: ADC Architectures III: Sigma-Delta ADC Basics
Walt Kester
- BASICS OF Σ-Δ ADCS，印刷页4–6/12，图3–4 支持：调制器与数字抽取滤波器构成不同的处理阶段
- BASICS OF Σ-Δ ADCS，印刷页4–5/12，图3 支持：过采样比和抽取比使用不同分母
- 印刷页6–7/12，图4–5 支持：单比特密度只能在反馈与时间平均条件下换算输入
- 印刷页4–5/12，图3的B、C两种情形 支持：过采样与噪声整形不是同一个动作
- FREQUENCY DOMAIN ANALYSIS，印刷页8/12，图6、式2–3 支持：一阶加性误差模型产生相邻误差之差
- 印刷页8–9/12，图6–7 支持：整形后带外噪声增加不表示最终读数已无噪声
- 印刷页9–10/12，图7–9 支持：提高阶数改变噪声传递而不直接增加输出位权
- 印刷页5–6/12，图3–4 支持：降低数据率以前必须保留所需滤波抑制
- 印刷页4–5/12，图3及抗混叠说明 支持：最终信号带宽取决于数字通带而非内部奈奎斯特频率
- 印刷页10/12，图9后关于可用ENOB与输出位数的说明 支持：输出字长不能代替规定带宽下的有效分辨率
查看这个来源 →
2
How delta-sigma ADCs work, Part 1
Bonnie Baker
- DS converters: An overview，印刷第13页，图1 支持：调制器与数字抽取滤波器构成不同的处理阶段；过采样比和抽取比使用不同分母
- The DS modulator，印刷第14–15页，图3–4 支持：单比特密度只能在反馈与时间平均条件下换算输入；过采样与噪声整形不是同一个动作
- 印刷第14–15页，图3的离散式及图4 支持：一阶加性误差模型产生相邻误差之差
- Modulators: The first half of the story，印刷第16页，图6 支持：整形后带外噪声增加不表示最终读数已无噪声
- 印刷第15–16页，图5–6 支持：提高阶数改变噪声传递而不直接增加输出位权
- 印刷第13页、第16页，图1、图6 支持：降低数据率以前必须保留所需滤波抑制；最终信号带宽取决于数字通带而非内部奈奎斯特频率
查看这个来源 →
3
芯片设计：CMOS模拟集成电路设计与仿真实例（基于Cadence IC 617）
李潇然、王兴华、陈志铭、张蕾
- 第9.1.3节第4项，文内页脚328/353（未提供独立原书印刷页码），图9.9 支持：调制器与数字抽取滤波器构成不同的处理阶段；降低数据率以前必须保留所需滤波抑制
查看这个来源 →
4
MT-023: ADC Architectures IV: Sigma-Delta ADC Advanced Concepts and Applications
Walt Kester
- IDLE TONE CONSIDERATIONS、HIGHER ORDER LOOP CONSIDERATIONS，印刷页1–3/11，图1–4 支持：加性噪声模型不能证明过载后稳定或不存在闲置音
- DIGITAL FILTER IMPLICATIONS ON MULTIPLEXED APPLICATIONS，印刷页5–6/11，图8 支持：数字滤波的建立时间限制通道切换后的有效输出
查看这个来源 →

本页结论均已对照来源核对，其中 3 条目前只有一个来源，尚未经过同行专家审阅。发现不准确的地方，请告诉我们。

报告这一页的问题

关键参数

常见误区

反馈调制与速率约定

#调制器与数字抽取滤波器构成不同的处理阶段

#过采样比和抽取比使用不同分母

已知

步骤

#单比特密度只能在反馈与时间平均条件下换算输入

已知

步骤

量化误差的频率传递

#过采样与噪声整形不是同一个动作

#一阶加性误差模型产生相邻误差之差

#整形后带外噪声增加不表示最终读数已无噪声

#提高阶数改变噪声传递而不直接增加输出位权

抽取、带宽与可用读数

#降低数据率以前必须保留所需滤波抑制

#最终信号带宽取决于数字通带而非内部奈奎斯特频率

#加性噪声模型不能证明过载后稳定或不存在闲置音

#数字滤波的建立时间限制通道切换后的有效输出

#输出字长不能代替规定带宽下的有效分辨率

MT-022: ADC Architectures III: Sigma-Delta ADC Basics

How delta-sigma ADCs work, Part 1

芯片设计：CMOS模拟集成电路设计与仿真实例（基于Cadence IC 617）

MT-023: ADC Architectures IV: Sigma-Delta ADC Advanced Concepts and Applications