跳到正文
半导体开放世界

薄膜晶体管的结构与驱动边界

Thin-Film Transistors: Structures and Drive Constraints也称 TFT

在支撑衬底上用薄膜构成栅控沟道,把材料、界面和像素驱动约束一起考虑。

报告问题

速览

约 1 分钟

TFT与普通场效应晶体管共享栅控导电原理,但沟道由沉积薄膜形成,衬底可以是玻璃等绝缘支撑。大面积一致性、关断漏电和长期偏压稳定性往往与迁移率同样重要。

系统理解

约 2 分钟

薄膜晶体管由沟道薄膜、栅介质和金属电极构成。非晶硅、多晶硅与氧化物沟道的输运和制程条件不同,不能只用薄膜二字推定它们具有相同迁移率或缺陷机制。

分析从薄膜堆叠和接触位置出发,再看栅诱导电荷如何分配于局域态与导电态。像素应用还要检查选通速度、关断保持和持续偏压下的电流漂移,单个器件的高初始电流并不等于阵列可用。

在MOSFET栅控原理基础上理解沉积薄膜器件;无序态输运细节由非晶半导体输运节点承接。

关键参数

关键参数
参数单位含义
μFEcm²/(V·s)按指定栅压区间和方法提取的场效应迁移率
IoffA规定偏压下的关断电流
CpixelF像素节点的等效保持电容

常见误区

  • 薄膜沟道都必须是非晶硅。
  • 迁移率高就保证整个面板均匀且长期稳定。
  • 更负的栅压在任何TFT上都只会降低漏电。

工程深入

12 条结论 · 1 道例题

结构与材料选择

定义

薄膜晶体管由沉积沟道与支撑衬底区分

TFT在支撑衬底上构成半导体薄膜、栅介质与电极,栅场调节薄膜中的导电通路。它与单晶硅SOI器件可有相似截面,但沟道的形成方法和材料质量不能据此视为相同。12

成立条件 薄膜描述活性层及其构成方式,不规定所有TFT必须使用同一种衬底或沟道材料。

定义

顶栅底栅与交错共面是两个不同分类轴

顶栅和底栅描述栅相对沟道薄膜的位置;交错和共面描述栅与源漏电极位于沟道的不同侧或相同侧。说清这两个位置关系,才能把接触电阻、界面形成顺序和背沟道保护对应到正确结构。13

成立条件 使用所引用器件结构的定义,不把顶栅与共面、底栅与交错强行一一绑定。

边界

材料选择不能缩成非晶与单晶二选一

TFT沟道可以采用非晶硅、多晶硅、氧化物或有机材料。不同体系的可加工温度、载流特性与稳定性不同;面向玻璃或柔性衬底的选择需要同时满足衬底和器件要求,而不只是追求一种晶态。12

成立条件 材料清单说明可行器件类型,不代表其在所有应用上具有相同成熟度或性能。

机制

局部激光结晶不等于把整个衬底加热到熔点

激光退火把短脉冲能量沉积到近表面区域,使薄膜局部熔化和再凝固;这可以减轻衬底整体受热,与长时间整体热退火具有不同热历程。结晶效果仍取决于脉冲、膜厚与成核生长条件。1

成立条件 局部热预算降低不保证任意塑料、叠层或大面积均可无损加工;本条不提供通用激光能量窗口。

栅控电荷与性能提取

机制

常见非晶硅TFT以栅诱导电子积累导通

常见n沟道a-Si:H TFT使用近本征沟道,在正栅压下诱导电子电荷;这与从掺杂体区形成反型沟道的经典硅MOSFET图景不同。接触附近的n⁺层用于降低接触电阻,不代表整个活性沟道都应重掺杂。23

成立条件 限定常见a-Si:H器件,不推广为所有多晶硅、氧化物或有机TFT的唯一设计。

机制

界面陷阱和薄膜体态都能分走栅诱导电荷

栅压诱导的电荷可以进入薄膜内部局域态、介质界面态和可导电的延展态。因此改善接触或介质中的某一项,不必然消除所有亚阈值和导通问题;器件分析应区分体材料和界面贡献。23

成立条件 各项重要性随材料、厚度和偏压变化,不能仅由一条转移曲线唯一分解全部态密度。

边界

场效应迁移率是指定方法下的有效量

a-Si:H的栅压改变导电电荷与被困电荷的比例,因此从转移曲线拟合得到的场效应迁移率带有偏压区间和模型含义。比较数据时应同时报告提取区域、栅介质电容与源漏条件,不能把任意拟合值视为无条件的材料常数。23

成立条件 接触受限或陷阱填充明显时,简单沟道模型的拟合可能包含其他效应。

边界

关断点应由完整偏压曲线确定

某些a-Si TFT在较负栅压下会出现增强的漏电机制,所以更负的栅压不必然带来更低关断电流。选择像素保持偏压时,应检查完整转移曲线并注明漏极电压,而不是只看开态与一个任意关态点。23

成立条件 描述所引a-Si结构的工作区;不把其负栅压范围或漏电机理套用到所有TFT。

像素任务与稳定性

公式

像素保持要求把漏电换算成电压漂移

将关断期间的像素节点近似为恒定电容时,净漏电积累的电荷会改变节点电压。这个电荷预算把TFT关断电流与允许的保持误差联系起来,但不能单凭器件开关比替代它。2

∣ΔV∣=∣Ileak∣ΔtCpixel|\Delta V|=\frac{|I_{\mathrm{leak}}|\Delta t}{C_{\mathrm{pixel}}}
|ΔV| = |Ileak|Δt/Cpixel
ΔV\Delta V
保持期间像素节点电压变化单位 V
IleakI_{\mathrm{leak}}
流入或流出像素节点的净漏电单位 A
Δt\Delta t
保持时间单位 s
CpixelC_{\mathrm{pixel}}
像素节点等效保持电容单位 F

成立条件 等效电容近似恒定、净漏电近似恒定,忽略选通馈通和电荷注入;Ileak取绝对值,不代表漂移方向。

例题:动手算一次教学假设,可复算

教学像素取Cpixel=0.500 pF、净漏电1.00 pA、保持16.0 ms,求电压漂移幅值;若容许10.0 mV,净漏电最多多少?

已知

  • 全部参数是教学假设,不是某种面板的设计规范。
  • 假设漏电、电容不随电压和时间改变,无选通馈通。

步骤

  1. |ΔQ| = 1.00×10⁻¹²×16.0×10⁻³ = 1.60×10⁻¹⁴ C电流乘保持时间得到漏失电荷。
  2. |ΔV| = 1.60×10⁻¹⁴/(0.500×10⁻¹²) = 0.0320 V = 32.0 mV以电荷除等效电容。
  3. |Ileak|max = 0.500×10⁻¹²×0.0100/0.0160 = 3.13×10⁻¹³ A = 0.313 pA由电压误差预算反求允许净漏电。
结果 教学条件下漂移32.0 mV,超过10.0 mV;净漏电需不高于约0.313 pA。

器件关断电流要结合像素电容与保持时间判断。

适用边界 实际误差还包含馈通、注入和其他支路漏电,不能只靠本式验收整块面板。

关联

显示开关与连续电流源具有不同稳定性要求

用于选通的TFT和持续驱动发光像素电流的TFT,承受的偏压时间和对电流漂移的敏感性不同。选通时表现良好的器件,不保证在长时间固定栅压下维持相同电流。13

成立条件 不把LCD、OLED等所有像素电路简化为同一种驱动方式;需对应具体电路。

边界

偏压稳定性必须与光照和环境条件一起说明

阈值或电流的长期变化可能涉及介质电荷俘获、沟道缺陷及外界作用。测试应明确温度、栅漏偏压、时间和光照条件;暗态下的一次转移曲线不能保证受光、带偏压时的稳定性。34

成立条件 不同材料的主导机制不相同;不将a-Si的弱键模型直接当成所有氧化物TFT的唯一解释。

机制

背沟道保护是器件性能的一部分

沟道背表面的刻蚀损伤和空气暴露可能改变缺陷与漏电。保护层可同时参与加工保护和环境隔离,因此顶层钝化不能只当机械封盖,其材料和形成过程也应纳入电学验证。34

成立条件 保护效果须针对实际材料验证;不宣称任何钝化层都能消除所有漂移。

出处

4 份资料 · 22 处引用
  1. 1

    The Physics of Semiconductors

    查看这个来源 →
  2. 2

    Physics of Semiconductor Devices

    查看这个来源 →
  3. 3

    Stability of Amorphous Silicon Thin Film Transistors and Circuits

    查看这个来源 →
  4. 4

    Present status of amorphous In–Ga–Zn–O thin-film transistors

    查看这个来源 →

本页结论均已对照来源核对,其中 2 条目前只有一个来源,尚未经过同行专家审阅。发现不准确的地方,请告诉我们。

报告这一页的问题