跳到正文
半导体开放世界

GAAFET

Gate-All-Around FET（GAA）也称 全环绕栅、全包围栅、围栅晶体管、纳米线FET、纳米片FET、nanosheet FET、nanowire FET

让栅介质与栅电极环绕纳米线、纳米片或纳米带沟道全部外周，以进一步削弱漏端耦合并在垂直堆叠中调节驱动能力的多栅MOSFET架构。

进阶出处 3 本教材
报告问题

速览

约 1 分钟

GAA不是单一截面：沟道可以是圆形纳米线、矩形纳米片或纳米带，也可以把多层沟道垂直堆叠。相比FinFET主要控制两侧和可能的顶部，GAA让沟道四周都面对栅极，缩短最差静电路径；但沟道释放、片间共形覆盖和环绕栅填充会显著提高制造难度。

系统理解

约 2 分钟

GAAFET把薄体多栅思想推进到完整周向控制。源端到漏端的电流仍沿沟道长度方向流动，但栅介质和金属栅包围沟道截面，使漏端电势更难从未受控的体区侵入源端势垒。圆柱纳米线具有最对称的周向控制；矩形纳米片用更大的片宽提供较高等效沟道周长，并可通过片宽与堆叠层数调节驱动，而不只依赖整数鳍数。

典型堆叠纳米片集成会交替生长沟道材料与牺牲层，图形化成鳍/脊并形成源漏，再选择性去除牺牲层释放悬空沟道，最后以高k介质与一种或多种功函数金属共形填充片间狭窄空间。任何选择性不足、残留、片厚/宽变化或栅填充不完整，都会转化为阈值、驱动、寄生和可靠性分布。

更强栅控不等于所有指标更好。减小片厚或线径可改善静电，却增强量子限制、表面散射和尺寸变异；增加片宽或堆叠数可提高有效宽度，却增加电容、源漏接入、应力、热与图形化负担。GAA也不只等于水平纳米片，垂直纳米线、环绕栅和堆叠互补器件是不同集成路线，必须按电流方向、沟道形状、栅包围程度和制造流程区分。

位于FinFET之后，连接纳米线/纳米片、选择性刻蚀、共形ALD、源漏外延和后续三维器件集成。

公式提示

理想几何近似下，单层矩形纳米片有效宽度约为2(Wsheet+Tsheet)，圆柱纳米线约为2πr；多层结构再乘有效沟道层数。实际电流需用量子、迁移率、角部、接触和寄生修正。

关键参数

关键参数
参数单位含义
沟道厚度与宽度nm共同决定静电自然长度、量子限制和单层有效周长
堆叠层数与层间距—调节总有效宽度，也决定栅填充、源漏合并和寄生难度
释放选择比与栅填充—决定悬空沟道完整性、环绕覆盖、空洞风险和器件一致性
DIBL、S、Ioff与接触电阻—共同检验更强静电控制是否转化为可用器件性能

常见误区

  • 认为GAA只是把FinFET的顶部再盖一层栅极
  • 把GAAFET、纳米线FET和纳米片FET当成截面与制造完全相同的一个结构
  • 认为栅极全环绕就能消除DIBL、量子效应、接触电阻和变异
  • 认为增加纳米片宽度或堆叠层数可以无代价地线性增加驱动电流

工程深入

12 条结论

全周栅控与结构族

定义

GAA的判据是栅极环绕沟道外周

GAAFET让栅介质和栅电极包围沟道截面全部外周；沟道可为圆形纳米线、矩形纳米片或纳米带，名称不限定唯一截面。12

成立条件 应区分真正全环绕与Ω栅等部分包围结构；水平和垂直电流方向可采用不同集成路线

机制

全周栅控缩短沟道中的最差未受控距离

沟道中心到最近栅界面的最大距离减小后，漏端电势更难沿体内路径侵入源端势垒，因此GAA可比平面和部分包围栅获得更短自然长度。13

成立条件 收益仍取决于沟道厚度、EOT、栅长和源漏几何；全环绕不等于零DIBL

有效宽度与堆叠

公式

纳米片有效宽度来自每层外周并可垂直叠加

理想矩形截面中，每层被栅包围的几何周长近似为两倍片宽加两倍片厚；多层并联再乘有效层数。12

Weff≈Ns⋅2(Wsheet+Tsheet)W_{\mathrm{eff}}\approx N_s\cdot2(W_{\mathrm{sheet}}+T_{\mathrm{sheet}})
Weff ≈ Ns · 2(Wsheet + Tsheet)
Weff
几何近似总有效宽度，单位 nm
Ns
有效纳米片层数
Wsheet
纳米片宽度，单位 nm
Tsheet
纳米片厚度，单位 nm

成立条件 忽略圆角、量子反型分布、迁移率、接触和寄生；各层必须真正形成连续沟道和有效栅控

公式

圆柱纳米线的理想有效宽度由圆周给出

若圆柱沟道半径为r且栅极完整环绕，单根沟道的几何有效宽度近似为圆周2πr；多线并联需乘有效线数。13

Weff≈Nw⋅2πrW_{\mathrm{eff}}\approx N_w\cdot2\pi r
Weff ≈ Nw · 2πr
Nw
有效纳米线数量
r
纳米线半径，单位 nm

成立条件 实际反型电荷不必均匀分布在圆周；接触、电阻和量子限制未计入

沟道形成与释放

机制

交替外延层把沟道和牺牲层预先编码进材料堆栈

堆叠纳米片可先外延生长交替的Si与SiGe层，其中保留层形成沟道，选择性去除层提供环绕栅所需的片间空间。12

成立条件 材料组合和保留/去除角色依具体流程；外延厚度、应变、缺陷和界面需逐层控制

机制

选择性释放必须去除牺牲层而保留沟道

释放刻蚀需要在片间移除目标材料并尽量不损伤纳米片；残留、过刻、片厚损失或塌陷都会改变栅控和器件分布。12

成立条件 选择比还受晶向、应力、传质和图形密度影响；外观释放不等于电学界面无损

环绕栅形成

机制

高k与金属栅必须进入所有片间狭缝

沟道释放后，栅介质和功函数金属需共形包覆每层上下表面与侧壁；覆盖不连续、厚度偏差或填充空洞会造成阈值与可靠性差异。12

成立条件 不同金属层的连续性和功函数目标需分别验证；顶部量测不能代表内层片间覆盖

ALD 用于：GAA片间狭缝需要高度共形的介质与金属沉积能力。

尺寸、量子与变异

边界

更薄沟道以量子限制和表面散射为代价

减小纳米片厚度或纳米线直径有利于静电控制，但会改变能级、反型电荷分布、迁移率和对尺寸波动的敏感性。13

成立条件 经典几何模型在极薄沟道需量子修正；不同晶向和界面质量会改变输运

边界

更宽或更多纳米片不保证线性性能收益

增加片宽或堆叠层数提高几何周长，也会增加栅电容、源漏合并和接触难度、寄生、应力与热耦合，因此电流和速度不会按几何值无条件线性增加。12

成立条件 比较需固定面积、功耗和接触方案；内层沟道可能受到不同应力和串联电阻

结构比较与集成边界

边界

GAA是结构族而不是单一工艺配方

水平纳米片、水平纳米线、垂直纳米线和后续垂直堆叠都可采用全环绕栅，但电流方向、沟道形成、栅填充、源漏和接触流程不同。12

成立条件 不能只凭截面示意图判断量产可行性；器件名称不等于材料和制造步骤相同

边界

全环绕栅仍需面对接触、寄生、热与可靠性

GAA直接改善的是沟道静电边界；源漏电阻、接触拥挤、栅电容、互连RC、自热、介质缺陷和机械应力仍可能限制电路收益。12

成立条件 器件级I-V需连接到标准单元与互连评估；可靠性必须绑定材料、偏置、温度和时间

验证与量产判据

机制

GAA验证必须把内层结构与电学分布关联

需要将各层片厚/宽、释放完整性、栅覆盖、源漏形貌和接触与VT、DIBL、S、Ioff、驱动和可靠性分布关联，单个漂亮截面不能证明量产能力。12

成立条件 截面取样具有位置局限；量测、失效分析与工艺历史需保持同一器件追踪

出处

3 本教材 · 4 处引用
  1. 1
  2. 2
  3. 3