从规划边界到合法放置
块级边界 → 全局位置 → 密度与线长 → 行内合法化
- 适合：
- 已了解芯片规划，希望理解标准单元如何落到物理位置的学习者
- 学完你能：
- 能计算HPWL，区分密度和拥塞，并用小例子解释合法化的行内约束与移动代价。
- 预计：
- 约2–3小时
从规划进入全局位置优化
必学4 站先复用物理流程和块级边界，再学习全局位置估计。
恢复离散行内约束
必学1 站区分候选位置、可行性和局部质量，不把合法化当签核。
学完之后
可以顺着下面这几条继续。
从合法布局到详细互连8 站基础 – 进阶基础–进阶
浏览全部学习路线位置可行 → 区域容量 → 连接树 → 轨道与过孔
从网表分组到芯片规划4 站基础 – 进阶基础–进阶连接模型 → 平衡划分 → 模块形状 → 规划表示
从硅到芯片30 站入门 – 进阶入门–进阶材料与器件 → 设计 → 制造 → 封测 → 产业角色 → 产品