跳到正文
半导体开放世界

亚稳态与同步器可靠性

Metastability and Synchronizer Reliability

从双稳态反馈出发，用有效等待和器件表征解释同步器失效概率，而不是把两级同步当成绝对保证。

进阶出处 2 本教材
报告问题

速览

约 1 分钟

采样窗口附近的变化可能令存储回路暂时无法输出有效逻辑值；多等待一段时间通常可大幅降低未分辨状态传播的概率。

系统理解

约 2 分钟

双稳态存储回路有两个稳定状态和一个不稳定平衡点。正反馈会放大偏差，但初始状态越接近平衡点，分辨所需时间越长。工程可靠性以事件统计、有效等待和工艺相关参数建立模型，既要检查概率，也要约束未同步信号的使用边界。

在建立保持时间之后解释采样违例的模拟后果，再进入跨时钟域的事件和数据一致性。

关键参数

关键参数
参数单位含义
有效分辨时间s从采样至下一级必须可靠观察的可用时间
再生时间常数s由器件与工作角表征，决定指数尾部
输入事件与采样速率s⁻¹共同决定遇到采样窗口的机会

常见误区

  • 两级触发器保证每一次输入都完全可靠。
  • 典型工艺的时间常数适用于全部温度和单元。
  • 只要最终变为0或1就没有同步失效。

工程深入

12 条结论 · 1 道例题

模拟再生与采样

定义

亚稳态是双稳态存储电路中的不稳定平衡

交叉耦合存储回路除两个稳定逻辑状态外，还存在不稳定平衡点。采样关断时若内部电压非常接近该点，输出可能暂时不能被下游解释为有效逻辑电平。12

成立条件 讨论具有正反馈的双稳态存储元件。；这是模拟电路状态，不是新增的可长期保存的第三个数字逻辑值。

机制

离开亚稳态依靠反馈放大小偏差

在亚稳态点附近的小信号阶段，正反馈使初始偏差随时间增长，偏差正负决定最终走向哪个稳定状态；晶体管驱动与节点寄生共同影响分辨速度。12

成立条件 一阶近似仅用于接近亚稳态点的再生阶段。；进入大信号饱和区域后不能无限外推指数电压增长。

边界

采样窗口冲突改变分辨延迟而非只改变逻辑值

数据恰在采样窗口附近变化时，存储回路可能从接近不稳定平衡点的状态开始分辨。风险不仅是本周期取旧值还是新值，还包括输出迟迟不能达到下游需要的有效电平。12

成立条件 异步变化可以落在建立与保持窗口内。；建立保持窗口概念由时序基础节点解释，本条补充分辨延迟后果。

边界

有限等待不能保证所有输入都完成分辨

存在越来越靠近不稳定平衡点的初始条件，因此不能给任意异步采样规定一个绝对可靠的有限分辨上界。工程目标是在指定条件和等待时间下，把未分辨传播的概率降到可接受水平。12

成立条件 并非声称实际每次都会长期停留在亚稳态。；数字功能仿真中的确定0或1不能证明这项模拟概率为零。

风险模型与预算

定义

同步器失效必须定义观察时刻与接收条件

一次采样进入亚稳态不必立刻造成系统错误；如果内部节点及时分辨，下一级仍可能获得合法电平。同步器失效模型必须指定何时观察输出、何种迟到或无效电平不能被接收。12

成立条件 区分内部亚稳事件、同步器输出失效和系统后果。；同一MTBF数字不可脱离观察窗口比较。

公式

相同事件条件下增加等待可指数改善MTBF

在同一器件参数、事件速率和指数尾部模型下，增加有效分辨时间会按指数因子提高平均失效间隔。这个相对关系不提供某一工艺的绝对可靠性值。12

MTBF2MTBF1=exp⁡(Tres,2−Tres,1τ)\frac{\mathrm{MTBF}_2}{\mathrm{MTBF}_1}=\exp\left(\frac{T_{\mathrm{res},2}-T_{\mathrm{res},1}}{\tau}\right)
MTBF2/MTBF1 = exp((Tres2 − Tres1)/τ)
MTBF1、MTBF2
改变等待时间前后的平均失效间隔，单位 s
Tres1、Tres2
前后两种有效分辨等待时间，单位 s
τ
该条件下的再生时间常数，单位 s

成立条件 两次比较的输入事件速率、采样频率、工艺电压温度和模型参数相同。；只比较有效分辨时间，不能把全部名义时钟周期直接当作可用等待。；τ为经表征的再生时间常数，教学数值不是器件保证值。

例题：动手算一次教学假设，可复算

教学假设：τ=50.0ps，其余模型参数不变，将有效分辨时间增加100ps，MTBF改善多少？

已知

  1. τ=50.0×10⁻¹²s。
  2. ΔTres=100×10⁻¹²s；其他条件不变。

步骤

  1. ΔTres/τ = 100/50.0 = 2.00，指数自变量为无量纲比值。
  2. MTBF2/MTBF1 = exp(2.00) ≈ 7.39，指数模型只给出改善倍数。
结果 MTBF约提高7.39倍。

小的有效等待增加可能显著改变概率尾部。

不能外推到 所有参数均为教学假设；没有给出绝对MTBF，也不保证任何一次事件必定安全。

机制

采样机会和输入翻转共同影响失效率

在独立异步事件的常见统计模型中，提高接收采样频率或输入实际翻转速率会增加遇到采样窗口的机会。输入数据速率、逻辑值为1的比例与实际翻转事件速率不能混为一项。12

成立条件 概率模型需要说明事件时刻分布及适用假设。；相关时钟或周期性输入应另核对相位关系，不能机械套用均匀独立事件模型。

边界

时间常数必须按工作角表征

再生时间常数与具体存储回路和工作条件相关。典型角的一个数值不能直接替代慢角、温度变化或其他单元的表征结果，可靠性预算应使用适用的最坏条件参数。12

成立条件 τ与等效采样窗口系数不是跨工艺常数。；不把教材示例中的旧工艺数值作为现代器件规格。

实现与边界

机制

第二级在等待后重新采样而非修复第一级

串联同步级把第一级的分辨过程隔离在局部，并在稍后由下一级采样。下一级没有强制第一级立即变成正确值，而是利用额外时间降低未分辨状态被继续传播的概率。12

成立条件 输出的使用必须遵守同步级边界。；同步级仍需满足本地时序和电路实现要求。

边界

增加同步级同时增加可见延迟

更多级数通常为分辨争取更多时间，但数据对接收逻辑可见的延迟也随之增加。级数需要结合时钟周期、单元参数、接口响应要求与目标失效率共同选定，不能把两级当成所有系统的固定充分条件。12

成立条件 不把串联级数等同于已证明的全系统可靠性。；输入事件的可捕获性另由跨时钟域协议约束。

机制

轻反馈负载有助于保持再生速度

同步器依赖快速正反馈分辨，因此必须关注反馈路径的增益带宽和节点负载。将适合一般存储的电路不加分析地用于同步，或给反馈节点增加大负载，可能使分辨时间常数恶化。12

成立条件 结论针对同步器反馈回路，不等于要求所有输出都无负载。；实际单元按工艺模型和目标角仿真或表征。

关联

未分辨信号分送不同逻辑可能产生相互矛盾的动作

不确定电平被不同接收路径解释时，可能形成不一致的控制决定。因此可靠性设计应阻止未完成同步的信号直接扇出到需要一致行动的功能逻辑，而不是只在单一路径上验证逻辑值。12

成立条件 不要求两个独立接收路径对采样窗口内的旧值或新值有相同选择。；跨时钟域节点进一步讨论同一信号的重新汇合与数据字一致性。

出处

2 本教材 · 24 处引用
  1. 1

    CMOS超大规模集成电路设计（第4版）

    查看这个来源 →
  2. 2

    数字集成电路：电路、系统与设计（第2版）

    Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić

    查看这个来源 →