跳到正文
半导体开放世界

键合线功率循环退化

Bond-Wire Power-Cycling Degradation(WBL / Heel Crack / Bond Fatigue)也称 键合线抬起、键合线根部裂纹、键合点裂纹、bond-wire lift-off、heel crack、铝线疲劳

键合线在芯片结温循环和电流载荷下承受铝线—芯片金属化的热膨胀失配、局部塑性应变与电流拥挤,最终可能抬起、根部开裂或界面失效。

报告问题

速览

约 1 分钟

键合线既导电又随芯片升降温。铝与硅的CTE差使楔形键合区反复剪切;少量键合退化后,剩余并联线分担更多电流和热,可能出现加速失效。VCE或RDS(on)上升是线索,不是无需开封的最终证明。

系统理解

约 2 分钟

功率模块常以多根粗铝线并联连接芯片顶面金属化与DBC铜层。芯片快速温变时,铝线、铝金属化和硅产生不同自由热应变;楔形键合足部、根部曲率及线弧约束把失配转成循环剪切和弯曲。材料可能经历循环硬化/软化与塑性安定,裂纹从边缘或应变集中处萌生并扩展。

主要形态包括键合线整体抬起、键合线根部/heel裂纹以及键合线—芯片键合点界面裂纹。键合工艺压力、超声能量、时间、劈刀形状、芯片金属化厚度与粗糙度决定初始焊合面积和残余应力;过弱形成未焊合,过强又可能损伤金属化或芯片。

并联键合具有退化反馈:某根线或局部界面电阻上升后,电流转移到其余键合,增加焦耳热和电流密度。VCE(sat)、VF或RDS(on)在统一结温下上升可反映串联电阻变化,但芯片本体、端子、温度误差和接触电阻也会影响它,必须以Kelvin测量和物理分析排除。

提高可靠性可从键合参数、线径/线弧、铝合金、铜线或铝包铜、带状键合、铜夹/柔性箔、厚顶层金属化和灌封约束入手。替换键合线可能把首要失效转移到芯片连接、DBC或端子,不能只以循环数倍增宣称整个模块等比例延寿。

承接功率循环方法、铝线超声键合与先进封装,向后连接芯片连接疲劳、失效分析、无键合线互连和寿命模型。

公式提示

等效并联电阻只可用于电流路径预筛;单根开路后的总电阻变化取决于各线电阻、接触和电流均流,实际VCE还包含芯片与其他互连贡献。

关键参数

关键参数
参数单位含义
ΔTj、Tjmax、ton与电流/线K / °C / s / A定义热机械与电流密度应力
线径、线弧与楔形键合面积μm / mm²决定机械柔顺性和电流路径
CTE、塑性应变与循环数K⁻¹ / 1 / cycle描述疲劳驱动力和累积
VCE/RDS(on)漂移%在线识别导通路径退化
抬起、heel裂纹与界面裂纹—区分物理失效位置

常见误区

  • 把所有VCE上升都归因于键合线抬起
  • 认为更粗或更多键合线必然线性增加寿命
  • 忽略单线失效后的电流再分配
  • 只按铝和硅CTE差计算真实寿命
  • 用铜线后就认为模块没有功率循环弱点

工程深入

12 条结论 · 1 道例题

结构与载荷

定义

功率键合线同时承担电流和机械柔顺

多根粗铝线把芯片顶面金属化连接到基板,既传导主电流,又在芯片热胀冷缩时反复弯曲和剪切。12

成立条件 传统线键合功率封装;线弧和楔形足受约束

机制

铝与硅CTE差在键合足形成循环剪切

结温摆幅使铝线和芯片产生不同自由热应变,几何约束把差异集中到楔形界面与heel区域。13

成立条件 温度循环传到顶面互连;键合保持机械约束

失效形态

定义

抬起、heel裂纹和界面裂纹需分开

整体脱离键合点、根部裂纹和线—金属化界面裂纹的起点与工艺敏感性不同,不能统称为开路。13

成立条件 开封或截面定位;保存裂纹形貌

材料循环

机制

键合铝的循环塑性驱动疲劳累积

局部塑性应变在重复热机械回线中耗散能量并推动裂纹萌生扩展,不能仅由一次弹性应力判断寿命。13

成立条件 应力超过局部弹性范围;材料循环本构适用

电热反馈

机制

单线退化会把电流转移给剩余键合

并联支路电阻上升或开路后,健康线的电流密度和焦耳热增加,可使后期退化呈现加速。13

成立条件 键合线并联共享电流;芯片电流分布允许重分配

测试诊断

边界

VCE或RDS上升不是键合失效专属指纹

芯片本体温度、端子、接触和其他互连也会改变导通参数,需统一温度并用Kelvin参考与物理分析排除。13

成立条件 测量电流和结温一致;夹具接触稳定

工艺边界

机制

超声能量压力和时间共同形成键合界面

不足会留下未焊合,过度会造成金属化挤出、残余应力或芯片损伤,可靠窗口不能由单参数最大化。12

成立条件 劈刀与表面状态固定;工艺DOE覆盖相互作用

设计改进

边界

增加线径或线数会同时改变电流与刚度

更低电阻可降电流密度,但更硬的互连、不同线弧和键合面积也改变机械应变,寿命不保证线性增长。12

成立条件 电流均流和几何重算;工艺可制造性验证

机制

铜或铝包铜可降低电阻并改变CTE匹配

材料替换可提高载流和循环能力,但更高硬度需要匹配顶层金属化、超声能量和芯片机械强度。12

成立条件 芯片顶层为相容金属系统;新键合窗口已验证

先进互连

关联

柔性箔和夹片用面接触替代点状键合

扩大顶面导电面积可降低局部电流密度和寄生,但需要新的表面连接、应力缓冲与可制造性验证。14

成立条件 芯片顶面可焊接或可烧结;热机械界面完整

系统边界

边界

消除键合线会转移而非消灭弱点

前侧互连增强后,芯片连接、DBC陶瓷、端子或冷却界面可能成为新的首要失效,模块需重新做完整资格。14

成立条件 全封装层级同时监测;失效判据不只看导通压降

并联电阻尺度

公式

六根等电阻键合中一根开路使等效电阻上升百分之二十

教学例展示并联冗余退化的非线性,仅计算键合线段,不等同器件VCE上升。13

Req,6=3.6/6=0.60 mΩ; Req,5=3.6/5=0.72 mΩ; ΔR/Req,6=20%

Req
键合线并联等效电阻,单位 mΩ

成立条件 6根相同线;每根R=3.6 mΩ;开路前均流

例题:动手算一次教学假设,可复算

6根各3.6 mΩ的相同键合线并联,一根完全开路后等效电阻变化多少?

已知

  1. n1=6
  2. n2=5
  3. Rwire=3.6 mΩ

步骤

  1. Req,6=0.60 mΩ,六根相同支路并联。
  2. Req,5=0.72 mΩ,一根开路后剩五根。
  3. (0.72−0.60)/0.60=20%,计算相对增量。
结果 键合线段等效电阻上升20%。

部分开路会加重剩余线电流。

不能外推到 实际支路不完全相同,器件导通压降还含芯片、金属化、端子和温度影响。

出处

4 份资料 · 4 处引用
  1. 1
  2. 2

    Base Packaging Technologies

    查看这个来源 →
  3. 3
  4. 4

    Double Sided Sintering Technology

    查看这个来源 →