跳到正文
半导体开放世界

晶圆制造入门

晶圆 → 氧化/沉积 → 光刻 → 刻蚀 → 注入 → 退火 → CMP → 互连

适合:
想理解“芯片如何被做出来”的初学者与产业研究者
学完你能:
能沿着工艺循环解释图形如何转移到晶圆并形成互连。
预计:
约 10–16 小时

衬底与成膜

必学6 站

单晶硅与洁净室条件下,先形成氧化层与薄膜,为图形化做准备。CVD 与 ALD 是两种主流薄膜沉积路线,后者以自限制反应逐层生长、共形性极好。

  1. 1单晶硅基础以籽晶为结构模板,把高纯多晶硅转化为具有连续晶格取向、受控掺杂和可加工直径的硅锭。
  2. 2晶圆入门由半导体单晶锭经定向、切片、边缘整形、损伤去除、抛光、清洗和检验得到的圆片衬底。
  3. 3洁净室入门通过过滤、循环气流、压差、微环境、材料与人员纪律控制空气悬浮粒子及关键环境变量的制造空间。
  4. 4热氧化基础让氧化剂穿过既有 SiO₂ 并在 Si/SiO₂ 界面消耗硅、继续长膜的反应—输运工艺。
  5. 5CVD基础把气态前驱物输送到晶圆表面,经吸附与化学反应生成固态薄膜并排出副产物的成膜方法。
  6. 6ALD进阶把互不直接混合的前驱物按脉冲—吹扫顺序送入腔室,利用表面自限制半反应逐周期累积薄膜。

图形化与掺杂

必学11 站

光刻定义窗口,再经刻蚀与注入把设计图形与掺杂写入晶圆。

  1. 7光刻胶基础把空间光强分布转化为显影溶解速率差,并在晶圆上形成可承受后续刻蚀或注入的三维聚合物图形。
  2. 8OPC 与计算光刻专深用经过晶圆数据校准的光学—材料模型反推掩模与照明,使目标图形在剂量、焦点、掩模和刻蚀扰动下仍能稳定印到晶圆。
  3. 9多重图形化专深把一次曝光无法分辨的目标版图拆成多次独立成像,或用心轴与间隔层进行空间倍频,再通过套刻、刻蚀和切割重组为最终图形。
  4. 10极紫外光刻专深用13.5nm光子、真空反射光路和反射掩模进行高分辨投影,同时把光源功率、掩模缺陷、光子统计和材料反应作为同一系统预算。
  5. 11掩模版基础把签核版图转换为受控振幅、相位和位置的可重复光学元件,并用缩小投影把同一曝光场写到晶圆多个位置。
  6. 12曝光基础让掩模产生的衍射级次经过有限数值孔径的投影系统,在晶圆光刻胶中形成可被材料阈值读取的空间光强分布。
  7. 13对准与套刻进阶把当前曝光层的坐标映射到晶圆参考层,并用曝光后量测、误差模型和前馈反馈把层间位置偏差限制在器件连接预算内。
  8. 14显影基础让显影液选择性溶解光刻胶中化学状态不同的区域,并通过冲洗、干燥把潜像固定成可量测的三维胶形。
  9. 15刻蚀基础在掩模约束下,用液相反应或等离子体中的自由基—离子协同,选择性地移走目标材料并把平面图形转成三维结构。
  10. 16离子注入基础把经过质量选择和加速的离子按规定剂量、能量与角度送入晶圆,并由后续退火形成可工作的掺杂剖面。
  11. 17退火基础用受控的时间—温度—气氛轨迹驱动缺陷重排、固相再结晶和掺杂激活,同时限制不希望发生的扩散与材料退化。

平坦化与互连

必学3 站

CMP 提供可叠层平面,多层金属把器件连成电路网络。

  1. 18CMP基础让浆料化学先改变表面可去除性,再由抛光垫、磨粒、压力和相对运动选择性移除高处材料,获得可继续叠层的平面。
  2. 19金属互连基础由接触、通孔和多层导线把晶体管端口连接成电路,同时承担信号、电源、时钟与片上全局通信。
  3. 20FEOL/BEOL基础以器件形成、接触过渡和多层互连为主线组织晶圆制造的FEOL、MOL与BEOL分段坐标。

学完之后

可以顺着下面这几条继续。

功率硅晶圆:从高阻单晶到背面器件19 站入门 – 专深入门–专深

CZ/FZ/NTD衬底 → 外延与自掺杂 → 薄晶圆背面注入激活 → 晶圆测试与封装交接

从硅到芯片30 站入门 – 进阶入门–进阶

材料与器件 → 设计 → 制造 → 封测 → 产业角色 → 产品

纳米压印:从模板复制到可制造图形转移14 站基础 – 专深基础–专深

压印胶流变与固化 → 模板/抗粘界面 → 残留层与缺陷 → 套刻和刻蚀转移 → 晶圆功能验证

浏览全部学习路线