SRAM 读写辅助电路
SRAM Read/Write Assist Circuits
以字线、位线及单元供电的暂态偏置，重新分配读写能力与半选风险。
速览
约 1 分钟不重述SRAM访问管比例；本页逐项追踪辅助电压改了哪条通路，影响了哪些共享行列，以及外围波形和判决时间如何限制收益。
系统理解
约 2 分钟辅助不是单一的裕量增强开关。字线欠驱动减轻读扰动却可能减慢判决；负位线增强写低通路，却改变未选行访问管偏置；升字线或降单元供电也会牵动半选或保持边界。应把实际发生器、共享网络、位线电容、写回流程和各失败模式一起验证，再判断整宏能否工作在更低电压。
承接噪声裕量与SRAM总览，深化具体辅助偏置和半选/外围验证，不新建SRAM同义总论。
关键参数
| 参数 | 单位 | 含义 |
|---|---|---|
| 字线辅助幅度 | V | 欠驱动或升压相对正常字线的变化 |
| 负位线与共享供电 | V | 影响选中和未选单元的暂态偏置 |
| 位线电容 | F | 连接单元、布线与外围的等效负载 |
| 访问与恢复窗口 | s | 辅助、感测、写入及恢复的相对时序 |
常见误区
- 正常读端口解耦意味着所有操作都没有半选风险。
- 辅助电压越大读写总会越好。
- 只用理想直流辅助源就能代表真实脉冲发生器。
工程深入
12 条结论 · 2 道例题字线与位线偏置
负位线通过访问管端电压差增强写入驱动
写低侧位线短暂低于地时，若该端是访问NMOS的低电位源端，栅源电压高于同一字线对零电位源端的值。这可以增强拉低原高节点的能力，但实际效果还受波形、电荷共享与器件约束限制。12
- VGS
- 指定访问NMOS的栅源电压，单位 V
- VWL
- 字线对地电压，单位 V
- VBL
- 作为低电位源端的位线对地电压，单位 V
成立条件 只在指定访问管源端由低位线定义的阶段使用这个电压差。；负位线幅度不是允许无限增大的设计自由度。
例题：动手算一次教学假设，可复算
教学假设：字线高电平0.80V，写低位线从0V拉到−0.080V；访问管在该阶段以位线端为低电位源端，VGS增加多少？
已知
- VWL=0.80V。
- 辅助前VBL=0V；辅助时VBL=−0.080V。
- 仅作端电压差计算，不采用任何器件电流模型。
步骤
- VGS,前 = 0.80−0 = 0.80 V，先计算零位线基线。
- VGS,辅助 = 0.80−(−0.080) = 0.880 V，负位线增加栅源电压。
- ΔVGS = 0.880−0.800 = 0.080 V，增量为80mV，不据此假定写电流同比增加。
端电压增强解释了写辅助方向，但不能给出完成写入所需的脉宽或良率。
不能外推到 偏置数值为教学假设，不是推荐规格；须另查未选行干扰和器件电压限制。
半选与共享网络
负位线也可能给未选行访问管施加正栅源电压
未选行字线即使保持零电平，共享列的负位线仍可能使该侧访问管出现非零正VGS，因而干扰原高存储节点。核验负位线时应把未选行也纳入瞬态状态检查，不能只验证被写单元。2
成立条件 针对共享负位线的6T阵列和相应数据图案。；是否翻转取决于幅度、持续时间、失配与寄生，不能由正VGS单独断言。
单元电源与地辅助
抬高地线与降低正电源并非同一写入条件
两种方法都能减弱反馈，但抬高单元地线还要求访问NMOS把内部低节点抬到更高电位，其高电平传输能力会限制进一步收益。不能只比较单元两端供电差相同，就认定写入通路与辅助效果相同。2
成立条件 针对论文中的NMOS访问6T结构和给定位线高电平。；不把论文中出现的饱和比例当成跨工艺固定阈值。
动态脉冲与阵列协调
读修改写把未选列旧数据也纳入写回
对共享字线的所选列与未选列，读修改写先用短脉冲读取整行，再用较长写脉冲把选中列的新数据和其他列的旧数据一起写回。它不是只延长选中列的脉宽，而是增加读出、暂存和写回协调。1
成立条件 针对书中为每列配置感放并复用为写驱动的方案。；不把该方案等同于处理器指令层面的原子读修改写操作。
读解耦端口不取消写期间的半选检查
独立读端口隔离了正常读通路对存储节点的直接驱动，但写端口仍可能与6T核心共用字线或列组织。若8T阵列采用列交织，写期间的未选列仍可能承受读应力，因此不能把读端口解耦等同于所有操作下都没有半选风险。2
成立条件 针对所引论文的读解耦8T及列交织写组织，不泛指任意8管拓扑。；正常独立读的状态隔离与写半选是不同操作边界。
外围负载与辅助验证
减小位线电容可减少形成判决差分所需电荷
在小摆幅、恒定有效放电电流的教学近似下，形成给定差分所需时间随位线电容增加。缩短或分级位线可改善读出时间，但分摊到每组单元的感放和外围开销会增加，不能只看单元读电流。23
- t
- 恒流近似的差分形成时间，单位 s
- CBL
- 等效位线电容，单位 F
- ΔVBL
- 要求形成的位线电压变化，单位 V
- Ieff
- 假定恒定的有效放电电流，单位 A
成立条件 t是近似的位线差分形成时间，不含译码、字线到达和再生延迟。；真实放电电流随电压变化，签核须用瞬态波形而非恒流假设。
例题：动手算一次教学假设，可复算
教学假设：位线电容15fF，要求变化0.100V，有效放电电流恒为10.0μA，差分形成时间约多少？
已知
- CBL=15fF=15×10⁻¹⁵F。
- ΔVBL=0.100V；Ieff=10.0μA=10.0×10⁻⁶A。
- 恒流近似，忽略前后级延迟。
步骤
- Q = 15×10⁻¹⁵×0.100 = 1.50×10⁻¹⁵ C，先求放电所需电荷。
- t ≈ 1.50×10⁻¹⁵/(10.0×10⁻⁶) = 1.50×10⁻¹⁰ s，用电荷除以假设有效电流。
- 1.50×10⁻¹⁰ s = 150 ps，换成便于读者理解的时间单位。
在同一恒流假设下电容减半则时间减半，但真实电流和感放启动仍需重新验证。
不能外推到 全部数值是教学假设，不是论文单元的访问指标，也不是完整SRAM读延迟。
辅助波形必须包含真实发生器与分布负载
用理想恒定辅助电压代替飞跨电容、字线负载或共享电源网络，可能遗漏幅度下垂和有效持续时间的变化。验证时应把实际信号时序、电容与数据图案放入网表，再评估所选及半选单元，而不是仅扫一个直流电压旋钮。2
成立条件 辅助能耗和面积随实现变化，本条不给固定开销比例。；发生器可靠性与器件电压限制仍需按目标工艺验证。
出处
3 份资料 · 21 处引用- 1
半导体存储器件与电路
- 第 2 章§2.2，图2.18(a)；；PDF pp.50，第 35 页 支持：字线欠驱动用读电流换取状态抗扰能力
- 第 2 章§2.2，图2.18(b)；；PDF pp.50–51，第 35–36 页 支持：负位线通过访问管端电压差增强写入驱动
- 第 2 章§2.2，图2.16–2.17；；PDF pp.49–50，第 34–35 页 支持：缩短读取脉冲也必须给感放保留可判决差分
- 第 2 章§2.2，图2.19；；PDF pp.51–52，第 36–37 页 支持：读修改写把未选列旧数据也纳入写回
- 第 2 章§2.2，图2.17；；PDF pp.50，第 35 页 支持：降压结果应说明哪一种失败模式先限制工作
- 2
SRAM Assist Techniques for Operation in a Wide Voltage Range in 28-nm CMOS
- §IV.C.8，图7；；PDF pp.5，第 857 页 支持：字线欠驱动用读电流换取状态抗扰能力
- §IV.C.6；；PDF pp.4–5，第 856–857 页 支持：负位线通过访问管端电压差增强写入驱动
- §IV.C.2、4，图9；；PDF pp.3–4，第 855–856 页 支持：字线升压的写入收益需要与半选读应力一起检查
- §IV.C.6；；PDF pp.5，第 857 页 支持：负位线也可能给未选行访问管施加正栅源电压
- §IV.C.5；；PDF pp.4，第 856 页 支持：写期间降低单元供电会削弱反馈却占用保持余量
- §IV.C.7；；PDF pp.5，第 857 页 支持：抬高地线与降低正电源并非同一写入条件
- §II；；PDF pp.1，第 853 页 支持：缩短读取脉冲也必须给感放保留可判决差分
- §IV.C.11；；PDF pp.5，第 857 页 支持：读解耦端口不取消写期间的半选检查
- §IV.A、IV.C.9；；PDF pp.3、5，第 855、857 页 支持：减小位线电容可减少形成判决差分所需电荷
- §II、IV.A–IV.C；；PDF pp.1、3，第 853、855 页 支持：降压结果应说明哪一种失败模式先限制工作
- 引言、§II、IV.C.6；；PDF pp.1、3–4，第 853、855–856 页 支持：辅助波形必须包含真实发生器与分布负载
- 3
CMOS超大规模集成电路设计（第4版）
- 第 12 章§12.2.6.1；；PDF p.850，第 442 页 支持：字线欠驱动用读电流换取状态抗扰能力；字线升压的写入收益需要与半选读应力一起检查；缩短读取脉冲也必须给感放保留可判决差分
- 第 12 章§12.2.6.1–12.2.6.2；；PDF p.850，第 442 页 支持：写期间降低单元供电会削弱反馈却占用保持余量
- 第 12 章§12.2.3、12.2.5；；PDF pp.840、845，第 435、440 页 支持：减小位线电容可减少形成判决差分所需电荷