微凸点互连的几何与工艺窗口

Microbump Geometry and Process Windows也称微凸点互连

把细间距接点的着陆、金属反应与检验判据放在同一工艺窗口中判断。

进阶出处 3 份资料

报告问题

速览

约 1 分钟

微凸点不是把普通焊点等比例缩小：焊盘横向生长、种子层侧蚀、有限焊料和重复热历史会同时挤压可制造窗口。

系统理解

约 2 分钟

先分别识别节距、柱体、焊料帽、着陆焊盘和接合后间隙，再讨论尺寸公差。几何上有重叠不代表接触面积足够，电阻通过也不代表界面没有缺陷。

细间距接合需把对准、表面准备、反应后焊料余量、底填充以及测试可测性连起来。这里关注微凸点独有的窗口，不重复倒装芯片的一般定义。

承接倒装芯片与TSV集成，进一步分析细间距接点如何形成、如何留下可验证的裕量。

关键参数

关键参数
参数	单位	含义
p	μm	相邻接点中心距
W	μm	着陆焊盘横向宽度
g	μm	相邻焊盘之间的几何净间距

常见误区

只要两焊盘投影有重叠，就已经满足接合要求。
阵列节距直接决定实际可用I/O数量。
初次接合通过后，后续堆叠加热不会再改变底层接点。

工程深入

12 条结论 · 2 道例题

几何与着陆窗口

定义

节距、焊料余量与间隙是不同的状态量

微凸点的中心距只描述平面排布；铜柱高度、接合前焊料帽、反应后剩余焊料与芯片间隙分别限制接合和填充。不同热历史下，即使中心距相同，最后形成的接点也未必具有相同材料结构。^{1, 2}

成立条件 讨论含铜柱与焊料的微凸点；不把某篇论文使用的节距当作微凸点的统一定义边界。

公式

方阵位点密度不是实际可用I/O密度

理想方阵中，每个位点占据的平面面积为节距的平方，因此位点密度与节距平方成反比。这个几何上限尚未扣除供电、虚设凸点、边缘禁布区、布线逃逸与良率限制，不能直接当作产品I/O数量。^{1, 3}

\rho_{\mathrm{site}}=\frac{1}{p^2}

$\rho_{\mathrm{site}}$: 理想方阵位点密度单位 mm⁻²
$p$: 统一方阵节距，计算时换算为mm单位 mm

成立条件 规则无限方阵、统一节距；计算的是几何位点密度，不是电气可用引脚密度。

例题：动手算一次教学假设，可复算

仅比较几何方阵，节距从25 μm减为20 μm时，每平方毫米的位点密度如何变化？

已知

节距取自细间距讨论的量级；计算不代表任何产品可用I/O规格。

步骤

25 μm = 0.025 mm；ρsite = 1/0.025² = 1600 mm⁻²先统一长度单位。
20 μm = 0.020 mm；ρsite = 2500 mm⁻²；比值 = 1.5625只比较规则方阵位点数。

结果几何位点密度从1600增至2500 mm⁻²，约增56%。

实际I/O增长还受虚设凸点、供电和逃逸布线约束。

适用边界 不用于反推芯片实际引脚数量或制造良率。

边界

投影有重叠还不等于具有足够接触面积

对准误差需要同时满足不短接相邻焊盘和不丢失目标接触区。圆形接点刚刚相交时只有很小的接触面积；因此几何上未开路的位移界限，不能替代工艺规定的最小接触面积或电阻要求。^{1, 3}

成立条件 比较接点与着陆焊盘的平面投影；实际压合、变形和焊料铺展仍需单独验证。

公式

镀层长高也会挤占横向净间距

若选择性镀层近似向侧面与上方等厚生长，开口宽w上形成厚t的镀层后，横向尺寸约为w+2t。同节距下，增加高度可能改善某些局部应力，却同时压缩相邻焊盘的隔离间距，必须同时检查。¹

W=w+2t;\quad g=p-W

$W$: 镀层后的横向宽度单位 μm
$w$: 原开口宽度单位 μm
$t$: 近似等向镀层厚度单位 μm
$g$: 相邻镀层间的几何净间距单位 μm
$p$: 中心距单位 μm

成立条件 采用书中ENIG近似等向生长几何；不适用于所有电镀轮廓或任意材料。净间距只是几何值，不含公差裕量。

例题：动手算一次教学假设，可复算

在p=25 μm、w=8 μm的几何中，t从4 μm增加到6 μm，横向净间距如何变化？

已知

这是书中几何关系的复算，不是工艺公差或安全间距规范。

步骤

t = 4 μm：W = 8+2×4 = 16 μm；g = 25−16 = 9 μm同时计算高度增加带来的横向扩展。
t = 6 μm：W = 20 μm；g = 5 μm厚度增加2 μm，净间距减少4 μm。

结果横向净间距从9 μm降到5 μm。

机械应力上的收益不能脱离桥连与尺寸公差检查。

适用边界 若镀层轮廓不是近似等向生长，应改用实测轮廓。

机制

对准标记正确不等于实际凸点落在焊盘中心

掩模层间误差或标记与焊盘之间的系统偏移，可使标记对准后仍存在接点偏移。直接观察实际凸点和着陆焊盘，或校准该系统偏移，才能把对准能力与真正的接触裕量联系起来。^{1, 3}

成立条件 校准针对可重复的系统偏移；不能消除随机翘曲、设备漂移或局部变形。

成形与热历史

机制

种子层侧蚀会侵蚀细凸点的机械锚定

凸点下方种子层被横向过蚀时，实际支撑范围小于表面看见的柱径。随着尺寸缩小，同样的绝对侧蚀量会占据更大的相对比例，使后续剪切、压合或热循环更容易暴露根部薄弱位置。^{1, 3}

成立条件 针对具有可被侧蚀种子层的电镀凸点；干法或湿法选择仍取决于材料与选择比。

机制

反应后剩余焊料决定可用的变形机制

细接点中焊料库存有限，接合与后续加热可让金属间化合物占据越来越多的接点。仍有焊料时的塑性应变模型，不能直接不加检查地用于已基本转化为金属间化合物的接点。^{1, 2}

成立条件 需结合截面与热历史确认接点相组成；不假定所有微凸点都完全转化。

机制

重复堆叠加热会继续改变已接好的底层接点

逐层堆叠时，底层接点会经历后续上层接合的再次加热。初次接合时测得的厚度与电阻，不能视作最终堆叠完成后的固定状态；评价时应记录各层累积热历史。^{1, 2}

成立条件 针对逐层热接合结构；一次整体接合或其他热预算流程需重新分析。

边界

细间隙让接合前表面准备更重要

接合后间隙缩小时，助焊剂残留不一定还能被充分清除。接合流程应预先协调氧化物去除、表面保护和助焊剂或无助焊剂方案，而不是默认接好以后再清洗即可。^{1, 3}

成立条件 无助焊剂方案也需要可验证的表面状态与设备窗口，不代表可以忽略氧化物。

证据与失效边界

边界

剪切强度必须连同施力位置解释

剪切工具接触高度会引入不同的弯矩，阵列内接点也可能出现不同断裂位置。峰值载荷或按凸点数量平均的强度，必须连同施力位置与断口一起解释，不能直接换算成热循环寿命。^{1, 3}

成立条件 讨论准静态剪切试验；加载速度、工具高度和失效面积应同时记录。

边界

相对电阻阈值必须写明基线和试验条件

微凸点可靠性试验可用链路相对电阻变化作为判据，但不同研究采用的变化阈值并不相同。把某个试样判为通过之前，必须说明初始基线、测量结构、阈值和停止条件，不能只比较“通过多少循环”。¹

成立条件 书中不同结构分别采用不同电阻变化判据；本条不指定统一百分比。

边界

测试端不可测时不能用声学图替代电气结论

一项微凸点试验在热循环后因外部铜测试焊盘氧化，无法继续测量电气链路；声学图没有看到新增分层，并不能补成热循环后电气仍然通过的证据。可测性丢失本身应作为评价边界公开。³

成立条件 指该论文特定试验的证据限制，不推断所有铜测试焊盘都会出现同样问题。

出处

3 份资料 · 21 处引用

1
集成电路三维系统集成与封装工艺
- §5.2.1–5.2.2、§5.4.3–5.4.5，第 109–111、136–137 页 支持：节距、焊料余量与间隙是不同的状态量
- 图5.1–5.2、§5.3.1，第 109–110、123 页 支持：方阵位点密度不是实际可用I/O密度
- §5.2.6，图5.19，第 119 页 支持：投影有重叠还不等于具有足够接触面积；对准标记正确不等于实际凸点落在焊盘中心
- §5.2.3，图5.7，第 113 页 支持：镀层长高也会挤占横向净间距
- §5.3.2、§5.3.4，图5.26–5.27，第 124–125 页 支持：种子层侧蚀会侵蚀细凸点的机械锚定
- §5.4.3–5.4.5，图5.43–5.45，第 136–137 页 支持：反应后剩余焊料决定可用的变形机制
- §5.4.3–5.4.5，第 136–137 页 支持：重复堆叠加热会继续改变已接好的底层接点
- §5.2.5–5.2.6、§5.3.3–5.3.4，第 116、124–125 页 支持：细间隙让接合前表面准备更重要
- §5.2.6–5.2.7，图5.16、5.20，第 117、120 页 支持：剪切强度必须连同施力位置解释
- §5.2.8、§5.3.5–5.3.6，表5.1、图5.30，第 121、127–128 页 支持：相对电阻阈值必须写明基线和试验条件
查看这个来源 →
2
Effect of Wafer Level Underfill on the Microbump Reliability of Ultrathin-Chip Stacking Type 3D-IC Assembly during Thermal Cycling Tests
Chang-Chun Lee · 2017
- §2.1，图1–2，article pp.2–3/13 支持：节距、焊料余量与间隙是不同的状态量
- §2.1、§3.3，图2、8，article pp.2–3、7–8/13 支持：反应后剩余焊料决定可用的变形机制
- §2.1，图2，article pp.2–3/13 支持：重复堆叠加热会继续改变已接好的底层接点
查看这个来源 →
3
Small Pitch Micro-Bumping and Experimental Investigation for Under Filling 3D Stacking
Antonio La Manna; K. J. Rebibis; J. De Vos; L. Bogaerts; C. Gerets; E. Beyne · 2012
- §2，图1–2，第 000535–000536 页 支持：方阵位点密度不是实际可用I/O密度
- §3，图7–10，第 000537 页 支持：投影有重叠还不等于具有足够接触面积；对准标记正确不等于实际凸点落在焊盘中心
- §2–3，图3–6，第 000536–000537 页 支持：种子层侧蚀会侵蚀细凸点的机械锚定
- §4，电子版第 4–6 页，第 000538–000540 页 支持：细间隙让接合前表面准备更重要
- §3，图6，第 000537 页 支持：剪切强度必须连同施力位置解释
- §4，图17及热循环说明，第 000540 页 支持：测试端不可测时不能用声学图替代电气结论
查看这个来源 →

本页结论均已对照来源核对，其中 3 条目前只有一个来源，尚未经过同行专家审阅。发现不准确的地方，请告诉我们。

报告这一页的问题

关键参数

常见误区

几何与着陆窗口

#节距、焊料余量与间隙是不同的状态量

#方阵位点密度不是实际可用I/O密度

已知

步骤

#投影有重叠还不等于具有足够接触面积

#镀层长高也会挤占横向净间距

已知

步骤

#对准标记正确不等于实际凸点落在焊盘中心

成形与热历史

#种子层侧蚀会侵蚀细凸点的机械锚定

#反应后剩余焊料决定可用的变形机制

#重复堆叠加热会继续改变已接好的底层接点

#细间隙让接合前表面准备更重要

证据与失效边界

#剪切强度必须连同施力位置解释

#相对电阻阈值必须写明基线和试验条件

#测试端不可测时不能用声学图替代电气结论

集成电路三维系统集成与封装工艺

Effect of Wafer Level Underfill on the Microbump Reliability of Ultrathin-Chip Stacking Type 3D-IC Assembly during Thermal Cycling Tests

Small Pitch Micro-Bumping and Experimental Investigation for Under Filling 3D Stacking