跳到正文
半导体开放世界

I/O 保护与钳位设计

I/O Protection and Clamp Design也称 焊盘保护、多级ESD钳位、输入保护网络

协调焊盘钳位、限流和供电回流，使异常分流与正常信号性能兼容。

进阶出处 3 份资料
报告问题

速览

约 1 分钟

保护设计不是选一个导通电压：要追踪主电流流向，检查内核剩余应力，再核对电容、带宽、衬底注入与版图。

系统理解

约 2 分钟

典型I/O保护由焊盘附近的主分流器件、限流阻抗、敏感节点附近的次级钳位以及供电参考网络组成。各部分的阻抗和时序共同决定内核实际看到的瞬态。保护结在正常工作时仍贡献寄生电容，因此电流承受、触发窗口、带宽和面积存在取舍。多供电或模拟接口还要单独确认回流与信号条件；原理图、版图检查、仿真和实物应力验证各有作用。

在二极管、MOS器件与可靠性基础上，沿外部焊盘到片内敏感节点理解异常电流的保护边界。

关键参数

关键参数
参数单位含义
主次钳位与回流—明确每一级分流到何处
等效串联电阻Ω影响进入次级节点的电流和正常带宽
节点总电容F包含保护与输入器件的正常信号负载
触发与受损边界V在工作和异常条件之间协调保护窗口

常见误区

  • 钳位器导通后所有内部节点都安全。
  • 保护面积越大越好且没有信号代价。
  • 模拟焊盘没有数字缓冲所以不需要保护。

工程深入

12 条结论 · 1 道例题

正常工作与异常分流

定义

I/O保护钳位是接口边界上的附加保护网络

I/O钳位网络位于焊盘、接收器或输出器件及供电参考之间，目的是在异常瞬态时建立受控放电路径。它与完成逻辑驱动、接收或电平转换的功能电路有关联，但不能互相替代。12

成立条件 针对芯片级I/O边界。；保护结构与工艺、供电和接口条件一起设计。

机制

正常信号范围和钳位触发范围必须协调

设计保护网络时，正常信号不应被错误分流，而异常应力又应在敏感结构受损前被限制。不能仅靠把钳位阈值提高来避免误触发，也不能仅靠降低阈值来宣称保护更强。12

成立条件 必须同时说明允许信号摆幅、供电状态及受保护结构。；具体触发或导通数值由工艺和网络决定。

机制

一级钳位承担主分流而不是直接保证内核电压

典型多级输入保护先在焊盘处通过一级钳位分流较大的应力电流，再用限流阻抗与次级钳位减少内部输入端的应力。一级器件承担大电流和内部节点受到保护是两个相互配合的要求。12

成立条件 针对教材与图2所述多级保护拓扑。；并非所有I/O库采用完全相同的器件或级数。

机制

串联限流阻抗与次级钳位需要共同考虑

串联电阻能限制进入内部保护节点的电流，但它不能单独替代接在该节点附近的钳位路径。电阻、寄生电容、触发时序和次级器件承受能力共同决定内部节点的瞬态。12

成立条件 讨论含串联阻抗的输入保护。；不能根据一个直流电阻值断言任意快脉冲均安全。

电流路径与参考端

机制

供电轨也需要能够承接并释放分流电流

焊盘二极管把电流引向电源或地，并不自动完成能量释放；对应参考网络还需要可用的回流路径及供电轨保护。检查接口时应沿着电流从入口一直追踪到出口，而不是在二极管处停止。12

成立条件 供电参考和保护路径按实际连接分析。；不能把理想电源符号当成无限吸收瞬态的器件。

边界

多电源与多参考地要检查跨域应力路径

不同电源域或隔离参考地之间，信号应力的返回路径可能与单电源图不同。每一个受影响的引脚组合都需检查是否能安全导出电流；复制一个单域钳位并不自动解决跨域连接问题。12

成立条件 仅讨论保护路径完整性，不规定所有域必须直流短接。；跨域保护须兼顾正常噪声隔离和供电约束。

边界

模拟焊盘没有数字缓冲也仍需静电保护

模拟焊盘可直接连接片内模拟电路而没有数字接收缓冲，但外部静电应力仍能沿焊盘进入器件。去掉数字缓冲不等于去掉保护需求，保护的电容和泄漏还需与模拟信号预算相容。13

成立条件 适用于外部可接触的模拟接口。；实际可承受应力、信号带宽和泄漏需要分别核验。

带宽与面积代价

机制

保护结的寄生电容会进入正常信号负载

保护二极管在未被ESD触发时仍有结电容，其面积和偏置会影响接口总电容。设计时应把它计入信号路径预算，不能只检查应力时是否能导通。13

成立条件 按工作点和测量条件讨论保护电容。；单个接口的电容预算不能外推为所有接口通用上限。

公式

串联电阻和节点电容可形成一阶带宽限制

若把输入保护后的节点近似成串联电阻R驱动总电容C，则时间常数为RC，一阶低通的幅度截止频率为1/(2πRC)。这是对明确简化电路的推导，不能替代完整高速接口或ESD瞬态模型。1

τ=RC,fc=12πRC\tau=RC,\qquad f_c=\frac{1}{2\pi RC}
τ = RC，fc = 1/(2πRC)
τ
一阶模型时间常数，单位 s
R
等效串联电阻，单位 Ω
C
节点总电容，单位 F
fc
一阶低通截止频率，单位 Hz

成立条件 R与C为该一阶模型的等效值，忽略传输线和其他极点。；截止频率指幅度相对低频下降至1/√2的位置。

例题：动手算一次教学假设，可复算

教学假设：简化输入网络R=100 Ω、C=2.00 pF，估算RC时间常数与一阶截止频率。

已知

  1. R=1.00×10² Ω，C=2.00×10⁻¹² F。
  2. 只求正常小信号一阶模型，不代表某接口规格。

步骤

  1. τ = 100×2.00×10⁻¹² = 2.00×10⁻¹⁰ s = 0.200 ns，先把pF换为F。
  2. fc = 1/(2π×2.00×10⁻¹⁰) ≈ 7.96×10⁸ Hz = 796 MHz，使用一阶RC低通的截止频率。
结果 时间常数0.200 ns，一阶截止频率约796 MHz。

限流电阻和保护/输入电容需要共同计入带宽预算。

不能外推到 不包含驱动器阻抗变化、封装、传输线和ESD非线性，不能据此证明某数据速率合格。

边界

保护器件面积并非越大越好

更大的保护结构可能提供不同的电流承受能力，却也会增加面积及寄生负载。接口保护的目标是满足完整应力和正常性能窗口，而不是独立最大化二极管面积。13

成立条件 具体尺寸规则须来自适用工艺和验证。；面积与承受能力不是任意结构下的固定线性比例。

版图与验证

机制

保护环与衬底阱接触处理被分流的载流子

保护网络可能向阱和衬底注入载流子，因而其版图还需考虑保护环与阱/衬底接触，降低引发寄生再生通路的风险。ESD钳位和闩锁抑制必须协同，而不是只在原理图上分别声明通过。12

成立条件 针对存在寄生双极结构的具体CMOS工艺。；保护环与接触的位置、间距和密度遵循工艺验证规则。

边界

电路仿真和保护规则检查不能替代实物应力验证

保护设计可先用仿真和专门规则检查排查路径或版图错误，再按定义的模型对器件施加应力。仿真通过、规则无误和硬件耐受结果分别提供不同证据，不能把其中一个当作另外两个。12

成立条件 应力模型与合格判据需由适用规范确定。；本页不承诺任何单一模拟模型覆盖所有物理失效。

出处

3 份资料 · 23 处引用
  1. 1

    CMOS超大规模集成电路设计（第4版）

    查看这个来源 →
  2. 2
  3. 3

    ESD Fundamentals, Part 4: ESD Capacitance

    Matthew Xiong · 2018

    查看这个来源 →